طراحی یک جمع کننده با مصرف توان پایین با استفاده از روش GDI با ترانزیستور نانولوله ی کربنی

در این مقاله ما به طراحی و شبیه سازی یک جمع کننده ی کامل یک بیتی با مصرف توان پایین مبتنی بر تکنیک GDI می پردازیم. جمع کننده با کارایی بالا یکی از اجزای کلید در طراحی مدارهای مجتمع خاص است. در این پایان نامه، سه پلاگین کامل کم توان با گیت های AND، OR و XOR به طور کامل طراحی شده اند تا مشکل ولتاژ آستانه ای که معمولا در منطق نفوذ گیت (GDI) رخ می دهد را کاهش دهد.این مشکل معمولا باعث می شود که مدارهای جمع کننده بدون درگیر کننده های اضافی کار کنند. با این حال، سه جمع کننده کامل با موفقیت با استفاده از دروازه های نوسان کامل با بهبود قابل توجه در عملکرد آنها طراحی می گردد. عملکرد طرح های پیشنهادی با سایر مدل های کمپرسور کامل، یعنی CMOS، CPL، hybrid و GDI، از طریق شبیه سازی SPICE با استفاده از مدل های 180 نانومتری مقایسه می شود. نتایج شبیه سازی نشان می دهد که طرح های پیشنهادی مصرف انرژی پایین تر را در میان تمام طرح های متعارف برای مقایسه قرار داده اند..

کلیدواژه ها:

منطق دامینو ، جمع کننده ، مصرف توان ، تاخیر