ارایه یک مدل جدید جهت بهینه سازی ترانزیستور VDMOSبرای کاربرد های قدرت و فرکانس بالا

سال انتشار: 1396
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 396

متن کامل این مقاله منتشر نشده است و فقط به صورت چکیده یا چکیده مبسوط در پایگاه موجود می باشد.
توضیح: معمولا کلیه مقالاتی که کمتر از ۵ صفحه باشند در پایگاه سیویلیکا اصل مقاله (فول تکست) محسوب نمی شوند و فقط کاربران عضو بدون کسر اعتبار می توانند فایل آنها را دریافت نمایند.

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ELECONFK04_112

تاریخ نمایه سازی: 11 شهریور 1397

چکیده مقاله:

ترانزیستورهای VDMOS به دلیل داشتن ولتاژ شکست بالا و مقاومت Ron پایین، بسیار مورد توجه برای کاربرد های فرکانس بالا و قدرت قرار گرفته اند.اما مساله ای که وجود دارد این است که همواره یک trade-off بین ولتاژ شکست و مقاومتRon وجود دارد، بدین معنا که اگر ولتاژ شکست افزایش یابد مقدار مقاومت Ron نیزافزایش می یابد که این افزایش مقاومت ، سبب کاهش سرعت سوییچ زنی می شود در این مقاله به بهینه سازی ترانزیستورهای VDMOS و ارایه یک مدل جدید می پردازیم.

نویسندگان

فاطمه خاکی پور

کارشناس ارشد دانشگاه آزاد دورود

ایمان چهارمحالی

گروه مهندسی برق، واحد اندیمشک، دانشگاه آزاد اسلامی، اندیمشک، ایران

رضا ساکی

گروه مهندسی برق، واحد اندیمشک، دانشگاه آزاد اسلامی، اندیمشک، ایران