یک ساختار جدید نمونه بردار و نگه داری غیر فعال برای ADC های با سرعت بالا و رزولوشون بالا

یک پهنای باند جدید ، ساختار نمونه و نگه داری (S/H) خطی بالا به صورت غیر فعال ارایه شده است. کاهش وابستگی ولتاژ سوییچ نمونه بر روی سیگنال ورودی ایده کلیدی برای خطی کردن ساختار متعارف S / H است. سوییچ نمونه گیری از سیگنال وابسته به تزریق شارژ و ورودی سیگنال با استفاده از تکنیک اتصال متقابل در توپولوژی دیفرانسیلی کامل ایمن سازی شده است. علاوه بر این، ساختار پیشنهادی ادغام چرخه لغو انحراف را برای مرحله بعدی S/H با چرخه نمونه برداری بصورت همزمان قادر می سازد. نتایج شبیه سازی برای 12 بیتی طراحی شده ، S/H Msps 500 در پروسه 0,18 CMOS با پهنای باند ورودی 700 مگاهرتز، به ترتیب 12 و 7,2 دسی بل روی THD و سیگنال ورودی بهبود یافته است. این مقادیر 14 و 10 دسی بل برای مدارهای 12 S/H بیتی 250 Msps با پهنای باند مشابه 500 مگا هرتزی هستند که در فرایند CMOS استاندارد 0,35 طراحی شده اند.