طراحی و شبیه سازی VCO با استفاده از تکنیک بافرکردن خروجی در باند C

سال انتشار: 1396
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 421

فایل این مقاله در 7 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

COMCONF05_344

تاریخ نمایه سازی: 21 اردیبهشت 1397

چکیده مقاله:

در این مقاله یک مدار VCO مجتمع CMOS در محدوده فرکانسی 6.1-4.9Ghz با ترکیب خازن و سلف طراحی و شبیه سازی گردیده است. در طرح پیشنهادی از تکنولوژی 0.18um استفاده شده است. همچنین در این طرح از بافر تفاضلی برای به حداقل رساندن نویز خروجی استفاده شده است. برای تنظیم محدوده فرکانسی از دو ورکتور استفاده شده است که ولتاژ کنترل آن ها از 0 تا 2 ولت تغییر میکند. پس از انجام شبیه سازی با استفاده از نرم افزار ADS نویز فاز مدار مربوطه کم بوده که در این محدوده تنظیم فرکانسی -121.1 dBc/Hz در آفست1Mhz بدست آمده است.

نویسندگان

مجتبی صادقی

گروه مهندسی برق، واحد شیراز، دانشگاه آزاد اسلامی، شیراز، ایران

مریم ناظم السادات

گروه مهندسی برق، واحد شیراز، دانشگاه آزاد اسلامی، شیراز، ایران