طراحی و شبیهسازی مدار تقویت کننده عملیاتی ترارسانایی با ولتاژ تغذیه کمتر از یک ولت به روش راهانداز بدنه
محل انتشار: دومین کنفرانس بین المللی مهندسی برق
سال انتشار: 1396
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 640
فایل این مقاله در 11 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICELE02_219
تاریخ نمایه سازی: 7 اسفند 1396
چکیده مقاله:
در این مقاله یک تقویتکننده ترارسانایی با حداقل ولتاژ تغذیه، توصیف شده است. روشی جهت افزایش ترارسانایی مدارهای لازم جهت تامین ولتاژها و جریان نقاط مختلف مدار ارایه میشود. برای کاهش محدودیت ولتاژ آستانه از روش راه انداز بدنه استفاده شده است و با ولتاژ تغذیه کمتر از یک ولت تقویت کننده با آرایش مدار کسکود تاشده به همراه تقویت کننده کمکی جهت رسیدن به بهره ولتاژ بالای 78 دسیبل با بهره واحد بیش از 153 مگاهرتز و پهنای باند 18 /5 مگاهرتز و با حداقل توان مصرفی 40 میکرو وات طراحی شده و با استفاده از نرم افزار HSPICE در تکنولوژی 0/18 میکرومتر شبیهسازی شده است.
کلیدواژه ها:
نویسندگان
علی شعبانی
دانشجوی کارشناسی ارشد مهندسی برق، دانشگاه غیرانتفاعی علامه محدث نوری، ایران
محمدرضا سهیلی فر
استادیار دانشکده مهندسی برق، دانشگاه امام خمینی ره نوشهر، ایران