طراحی ضرب کننده 16 بیت با استفاده از تکنیک پایپ لاین و با سرعت 6 گیگا هرتز بااستفاده از مدارات cmos

این مقاله هدف طراحی یک ضرب کننده 16*16 می باشد. در این ضرب کننده برای افزایش سرعت از تکنیک پایپ لاین استفاده کرده ایم طوری که با اضافه کردن المان های تاخیر در مسیرهای مورد نظر مسیر بحرانی را کاهش داده ایم و سرعت مدار را به حداکثر رسانده ایم.در این ضرب کننده از روش بوث سلکتور استفاده کرده ایم. بررسی کارایی ضرب کننده با استفاده از نرم افزار HSPICE در تکنولوژی 0.18 میکرو شبیه سازی شده است

کلیدواژه ها:

بوث سلکتور ، پایپ لاین ، رجیستر Walace ، Full adder