شبیه سازی تمام جمع کننده کم توان با بکارگیری منطق دامینو

امروزه سرعت انتقال اطلاعات، هزینه ساخت، سطح اشغالی و توان مصرفی از مباحث مهم در حوزه فناوری مدارهای مجتمع است. اخیرابرای ایجاد سطح کوچکتر، عملکرد بدون اشکال و سرعت بالاتر، از فناوری مدارهای مجتمع تحت عنوان منطق دامینو بهره گرفته می شود. دراین فناوری از ترکیب شبکه های بالابر و پایین بر به همراه پالس کلاک استفاده می شود که با اجازه حرکت منطقی ریلی و خازن های پارازیتی کوچکتر باعث افزایش سرعت مدار می شود. منطق دامینو به دلیل استفاده از ساختارهای غیر معکوس با استفاده از یک اینورتر استاتیک معمولی بین مراحل، مشکل کسکود شدن گیت های منطق دینامیک را حل کرده است. در این مقاله سیستمی شامل مدار تمام جمع کننده دامینو با استفاده از نرم افزار HSPICE طراحی وشبیه سازی شده است. هدف از این طراحی بدست آوردن بهترین و مناسب ترین تمام جمع کننده دامینو با PDP پایین تر و مصرف توان کمتر از سلول های موجود میباشد. در این راستا طرح مورد نظر پیاده سازی و شبیه سازی گردید. نتایج حاکی از آن است که به کارگیری فناوری دامینو در تمام جمع کننده تاخیر و PDPکاهش یافته را در مقایسه طرح های قبلی به همراه دارد.

کلیدواژه ها:

تمام جمع کننده ، منطق دامینو ، توان مصرفی PDP ،