ارایه ی یک سلول حافظه با دسترسی تصادفی ایستای توان پایین

حافظه ی SRAM یکی از مهم ترین بخش های سیستم های دیجیتال را تشکیل می دهد. در این مقاله یک ساختار جدید برای سلول SRAM ارایه شده است که به دلیل جدا نمودن مسیر خواندن از گره های ذخیره، حاشیه نویز ایستای خواندن سلول برابر با حاشیه نویز ایستای نگه داری آن می باشد. همچنین در این سلول با استفاده از یک ترانزیستور PMOS که منجر به قطع یکی از وارونگرها از ولتاژ تغذیه در هنگام نوشتن می شود، حاشیه نوشتن که درواقع معرف قابلیت نوشتن سلول است، بهبود می یابد. به گونه ای که در سلول پیشنهادی مجموع حاشیه نویز خواندن، حاشیه نویز نگه داری و حاشیه نوشتن برابر با 1020 میلی ولت است که نسبت به سلول 6 ترانزیستوری معمولی 31.78 درصد بیشتر می باشد

کلیدواژه ها:

حافظه SRAM ، حاشیه نویز ، حاشیه نوشتن ، توان مصرفی ، ولتاژ آستانه