پیاده سازی الگوریتم RSA سریع بر روی FPGA بر اساس جمع کننده ی CSA و تکنیک ضرب بوت در مبنای r=4

الگوریتم رمزنگا ری RSA مشهورترین و پرکاربردترین الگوریتم رمزنگاری کلید عمومی است. عمل اصلی در رمزنگاری و رمزگشایی RSA ، توانِ پیمان های است که می تواند با استفاده از ضرب پیمان های انجام شود. از مهمترین الگوریتم های ضرب پیمانه ای، الگوریتم ضرب مونتگمری است. در این مقاله الگوریتم ضرب مونتگمری را در مبنای r=4 و بر اساس تکنیک ضرب بوت و جمع کننده CSA بسط داده و از آن در محاسب ه توان مونتگمری استفاده کردیم. همچنین از الگوریتمی بسیار سریع برای محاسب ه مانده استفاده شده است . ساختار سخت افزاری و کد VHDL ارائه و نوشته شده است و نتا یج پیاده سازی بر روی Xilinx FPGA سری Virtex II نشان داده شده است، برای اعداد ۱۰۲۴ بیتی به فرکانس ۵۴.۶ مگاهرتز دست یافتیم که در اینصورت رمزنگاری هر بلوک ۱۰۲۴ بیتی از اطلاعات، با اشغال 26640 CLB از فضای FPGA ، بطور میانگین در ۱۴.۵۹۵ میلی ثانیه امکان پذیر خواهد بود. در انتها هم مقایسه ای با کارهای انجام شده، هم از نظر زمانی و هم از نظر میزان فضایی که از FPGA اشغال می کند، ارائه شده است و نشان خواهیم داد که ساختار ارائه شده از لحاظ فضا-زمان از کارهای انجام شده بهتر است.

کلیدواژه ها:

رمز RSA ، ضرب مونتگمری ، توان مونتگمری ، الگوریتم بوت ، جمع کنند ه FPGA ، CSA