ورود
مقالات فارسیISIکنفرانسهاژورنالها

یک روش خود آزمون توکار کاملأ موازی برای آزمایش اشکالات همشنوایی اتصالات شبکه-بر-تراشه

محل انتشار: چهاردهمین کنفرانس سالانه انجمن کامپیوتر ایران
سال انتشار: 1387
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,472

فایل این مقاله در 7 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:
https://civilica.com/doc/60794

شناسه ملی سند علمی:

ACCSI14_046

تاریخ نمایه سازی: 26 مهر 1387

چکیده مقاله:

تاثیرات همشنوایی دقت انتقال سیگنال ها را در طول اتصالات کاهش می دهد که بایستی مورد توجه قرار گیرند . چون استفاده از آزماینده های خارجی جهت انجام یک آزمایش با سرعت عملکردی تراشه برای تاثیرات همشنوایی پر هزینه است، خود آزمون توکار یک روش بسیار مناسبی برای انجام چنین آزمایشی است . زیرا در این روش نیازی به آزماینده های خارجی با سرعت خیلی بالا نیست . در این مقاله، ما اتصالات بین سویچ ها در شبکه - بر- تراشه را در یک روش کاملأ موازی مورد آزمایش قرار داده ایم. در این روش که مبتنی بر خود آزمون توکار است، با بکارگیری مجدد بافر های FIFO هر یک از سویچ ها، آزمایش کلیه اتصالات بین سویچها بصورت کاملأ موازی انجام می پذیرد، که نتنها زمان کاربرد آزمایش، بلکه سربار مساحتی در سراسر شبکه کاهش یافته است.

کلیدواژه ها:

نویسندگان

رضا نورمندی پور

دانشگاه آزاد اسلامی واحد علوم و تحقیقات

احمد خادم وزاده

مرکز تحقیقات مخابرات ایران

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • -driven Design of 0Powerن [17] H. Wang, L.-S. Peh, and ...
  • _ P. Magarshak, P. G. Paulin, _ ;S ystem-on-Chip beyond ...
  • Z. Chen, I. Koren, ?Crosstalk Minimization in Three-layer HVH Channel ...
  • A.B. Kahng , S. Muddu, E. Sarto, R. Sharma, ، ...
  • H. Zhou, D. F. Wang, «Global Routing with Crosstalk Constraints, ...
  • W. Chen, S.K. Gupta, M.A. Breuer, ،Test Generation in VLSI ...
  • _ Chen, S.K. Gupta, M.A. Breuer, Test Generation for Cro ...
  • N. Itazaki, Y. Matsumoto, K. Kinoshita, _ An Algorithmic Test ...
  • K.T.Lee, C. Nordquist, J. Abraham, ? Automatic Test Pattern Generation ...
  • A. Sinha, S.K.Gupta, M.A. breuer, Validation and Test Generation for ...
  • C.Crecu , A.Ivanov, R.Saleh, P.P.Pande, Testing Network OIn Chip Co ...
  • M. H .Tehranipour, N. Ah med , M.Nourani, ...
  • Interconnects for Signal Integrity Using Extended JTAG Architecture', IEEE Transactions ...
  • C.Crecu _ _ P.P.Pande, A.Ivanov, R.Saleh, ،BIST for Ne t ...
  • proceeding of the 24h IEEE VLSI Test Symposium, 2006, pp. ...
  • M. Guviello, S. Dey, X. Bai, Y. Zhao, ،Fault Modeling ...
  • P. _ Pande, C. Grecu, M. Jones, A. Ivanov, and ...
  • J. Duato, S. Yal amanchili, and L. _ In te ...
  • I. Saastamoinen, M. Alho, and J. Nurmi, ،Buffer I mplementation ...
  • J. Oberg, *clocking strategies for network on chip , Network ...
  • C. Grecu, P. Pande, A. Ivanov, and R. Saleh, "Timing ...
  • F. G. Moraes, N. Calazans, A. Mello, L. Moller, and ...
  • J. Hu and R. Marculescu, *DyAD-S mart routing for n ...
    • نمایش کامل مراجع