ارائه یک روش جدید پیمایش مرزی مبتنی بر خودآزمون توکار جهت آزمایش ساختارهای ارتباطی بین سوئیچهای شبکه بر تراشه

سال انتشار: 1391
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,373

فایل این مقاله در 9 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ISCEE15_012

تاریخ نمایه سازی: 3 آذر 1391

چکیده مقاله:

استفاده از تکنولوژی نانومتر در شبکه بر تراشه، اثرات تداخل را در بین اتصالات بطور چشمگیری افزایش داده است. اتصالات خازنی و القاهای متقابل، امکان رخ دادن خطاهای منطقی و سرانجام خرابی تراشه را فراهم می سازند. در این مقاله با استفاده از استراتژی خودآزمون توکار، با ارائه یک سخت افزار مولد الگوی آزمایش و همچنین سخت افزار آنالیز کننده پاسخ آزمایش، برای هر کدام از این نوع اشکالات، راه حل مناسبی برای آزمایش گذرگاههای ارتباطی بین سوئیچهای مبتنی بر تراشه پیشنهاد داده ایم. این روش از یک مدل خطای سطح بالا، بهره می برد و در عین پیچیدگی بسیار پایین و قابلیت گسترش پذیری بالا، قادر است تا تأثیرات همشنوایی را با توجه به اتصال بین سیمی محاسبه نموده و با استفاده از موازی سازی مکانیزم انتقال داده، زمان آزمون و در نتیجه هزینه کلی آزمون را کاهش دهد.

نویسندگان

سیدموسی حجازی

دانشگاه آزاد اسلامی واحد علوم و تحقیقات، گروه کامپیوتر، تبریز، آذربایجان شرقی

نیما جعفری نویمی پور

دانشگاه آزاد اسلامی واحد تبریز، باشگاه پژوهشگران جوان، تبریز، ایران

ندا فتحی

دانشگاه آزاد اسلامی واحد علوم و تحقیقات، گروه کامپیوتر، تبریز، آذربایجان شرقی

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • قابل ملاحظه ای در مقایسه با روش استاندارد _ _ ...
  • یک روش خود آزمون توکار کاملأ موازی برای آزمایش اشکالات همشنوایی اتصالات شبکه-بر-تراشه [مقاله کنفرانسی]
  • پازدهمین کنفرانس دانشجویی مهندسی برق ایران دانشگاه کاشان، 7-9 شهریور ...
  • C. Grecu, P. Pande, B. Wang, A. Ivanov, R. Saleh, ...
  • E. J. Marinissen, R. Arendsen, G. Bos, H. Dingemanse, M. ...
  • W. J. Dally, B. Towles, "Route Packets, Not Wires: On- ...
  • P. Guerrier, A. Greiner, "A Generic Architecture for onchip Packet-switched ...
  • P. P. Pande, C. Grecu, A. Ivanov, R. Saleh, "Design ...
  • C. Grecu, P. Pande, A. Ivanov, R Saleh "Structured Intercomnect ...
  • L. Benini, D. Bertozzi, "Xpipes: A N etwork-on-chip Architecture for ...
  • _ _ _ ; i _ _ submicron arising from ...
  • _ _ _ _ _ with crosstalk constraints, " Proceedings ...
  • Z. Chen and I. Koren, "Crosstalk minimization _ threelayer HVH ...
  • A.B. Kahng, S. Muddu, E. Sarto, R. Sharma, "Interconnect tuning ...
  • _ _ Network on Chip Architectures for MP-SoC Platforms, Microelectronie ...
  • C. Grecu, R. Saleh, "Testing Netw ork-on-Chip Communication Fabrics", IEEE ...
  • R. N ourmandi-Pour, N. Mousavian, A. Khadem-Zadeh "BIST for network ...
  • R. N ourmandi-pour, _ Khadem-zadeh, A.M. Rahmani, "An IEEE 1149.1-based ...
  • - boundary scan cell ...
  • - Test Data In ...
  • _ Test Data Out 22 - Test Clock ...
  • نمایش کامل مراجع