طراحی حلقه قفل شده تاخیر برای گیرنده های بی سیم جهت بکارگیری در کاربردهای فرکانس بالا

در این مقاله، یک راهکار جدید با استفاده از الگوریتم بهینه سازی گرادیان برای ساخت حلقه های قفل شده تاخیر ارایه شده است. از جمله ویژگی های برجسته این ساختار می توان به سرعت بالای قفل شدن و فرکانس بالای عملکرد مدار اشاره کرد. در این ساختار به جای بلوک های آشکارساز فاز-فرکانس، پمپ بار و فیلتر حلقه از یک پردازنده استفاده شده است. در فرستنده های دیجیتال از یک پردازنده برای دیکد کردن، کد کردن، آشکارسازی و ... استفاده می شود. بنابراین می توان از همین پردازنده برای ساخت حلقه قفل شده تاخیر استفاده کرد. در نتیجه پیچیدگی ساختار حلقه قفل شده تاخیر پیشنهادی، نسبت به ساختارهای متداول حلقه های قفل شده تاخیر کمتر می شود. ساختار مورد نظر توسط نرم افزار متلب در استاندارد بلوتوث شبیه سازی شده است. پنج سلول تاخیر برای گرفتن فرکانس خروجی برابر با 2/4 گیگاهرتز توسط فرکانس ورودی 480 مگاهرتز در ساختار ارایه شده مورد استفاده قرار گرفته است. شبیه سازی های انجام شده صحت عملکرد و سرعت بالای قفل شدن این ساختار جدید را تایید کرده است.

کلیدواژه ها:

حلقه قفل شده تاخیر ، الگوریتم گرادیان ، زمان قفل شدن ، مدارات سرعت بالا ، فرکانس بالا