طراحی ضرب کننده فرکانسی براساس حلقه قفل شده تاخیر دیجیتالی و با سرعت بالا

یکی از چالش های مهم در طراحی ضرب کننده های فرکانسی براساس حلقه قفل شده تاخیر، کم کردن زمان قفل شدن و همگرایی مدار است. در همین راستا یک ضرب کننده فرکانسی کاملا جدید و دیجیتالی با سرعت قفل شدن بالا در این مقاله طراحی شده است. در این طراحی از یک پردازنده دیجیتالی به جای مدارات آشکار ساز فاز فرکانس، پمپ بار و قیلتر حلقه استفاده شده است. باتوجه به این تغییرات، ساختار ارایه شده دارای زمان قفل شدن کمتری نسبت به مدار متداول ضرب کننده فرکانسی براساس حلقه قفل شده تاخیر خواهد بود. همچنین در راستای تحقق اهداف ارایه شده از الگوریتم گرادیان برای انتخاب بهینه میزان تاخیر هر سلول در مسیر سیگنال استفاده شده است. شایان ذکر است که این ساختار با استفاده از یک پردازشگر دیجیتالی (یا حتی مدارهای آنالوگ) مناسب، به سادگی قابل پیاده سازی است. شبیه سازی کامپیوتری (نرم افزار متلب) نیز برای اثبات مزایای این طراح جدید، در حالتی که مسیر سیگنال دارای 11 سلول تاخیر است و فرکانس ورودی 300 مگا هرتز است، ارایه شده است. نتایج شبیه سازی نشان می دهد که فرکانس خروجی 11 برابر فرکانس ورودی (3/3 گیگا هرتز) بوده و زمان قفل شدن حدود 17 نانو ثانیه و معادل با 5 سیکل کلاک ورودی می باشد. تمامی پیش بینی های تحلیلی نیز توسط شبیه سازی تایید شده است.

کلیدواژه ها:

حلقه قفل شده تاخیر ، الگوریتم گرادیان ، ضرب کننده فرکانسی ، زمان قفل شدن ، بهینه سازی