مروری بر الگوریتم های مسیریابی در شبکه روی تراشه
سال انتشار: 1395
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,215
فایل این مقاله در 18 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
NPECE01_444
تاریخ نمایه سازی: 6 بهمن 1395
چکیده مقاله:
با پیشرفت تکنولوژی و کوچکتر شده روز افزون اندازه ترانزیستورها پیچیدگی سیستم های چند پردازنده ای بر روی تراشه ها در حال افزایش است افزایش تعداد منابع پردازشی موجود در طراحی تراشه نیازمند استفاده از یک بستر ارتباطی مناسب برای برقراری اتصال ها میان آن های می باشد به طور کلی ساختارهای ارتباطی بر روی تراشه ها بایستی شامل ویژگی های اساسی از جمله کارآیی بالا ساخت یافته بوند قابلیت استفاده مجدد و مقیاس پذیری باشند در ابتدا برای پردازش اطلاعات از خط باس استفاده می شد که به دلیل کارایی کم و محدودیت پهنای باند شبکه بر روی تراشه جایگزین آن شد که در این روش چند ریز پردازنده داخل یک چیپ با هم تبادل اطلاعات دارند چالش به وجود امده نحوه اتصال ریز پردازنده بود و طی تحقیقاتی توپولوژی های مختلفی ارائه گردید و برای گردش مناسب بسته ها در بین گره های شبکه انواع الگوریتم های مسیریابی ارائه گردید که در یک تقسیم بندی کلی می توان به گروه وقفی و غیر وقفی تقسیم بندی کرد در این مقاله به دنبال بررسی و مقایسه ی جدیدترین الگوریتم های ارائه شده توسط محققین با هدف ارائه ی معیارهای مناسب برای انتخاب الگوریتم مسیریابی در شبکه های روی تراشه با شرایط متفاوت هستیم
کلیدواژه ها:
نویسندگان
شکوفه السادات حسینی
دانشجوی کارشناسی ارشد الکترونیک دانشگاه صنعتی همدان
عباس رمضانی
استادیار دانشگاه بوعلی
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :