پیاده سازی الگوریتم جمع- ضرب با پیچیدگی کم و بهینه از نظر فضای مصرفی بر روی FPGA برای کدبردار LDPC
فایل این مقاله در 7 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
تاریخ نمایه سازی: 22 آبان 1395
چکیده مقاله پیاده سازی الگوریتم جمع- ضرب با پیچیدگی کم و بهینه از نظر فضای مصرفی بر روی FPGA برای کدبردار LDPC
کلیدواژه های پیاده سازی الگوریتم جمع- ضرب با پیچیدگی کم و بهینه از نظر فضای مصرفی بر روی FPGA برای کدبردار LDPC:
نویسندگان مقاله پیاده سازی الگوریتم جمع- ضرب با پیچیدگی کم و بهینه از نظر فضای مصرفی بر روی FPGA برای کدبردار LDPC
دانشگاه محقق اردبیلی دانشکده فنی مهندسی گروه کامپیوتر
دانشگاه محقق اردبیلی دانشکده فنی مهندسی گروه برق
دانشگاه محقق اردبیلی دانشکده فنی مهندسی گروه برق
مراجع و منابع این مقاله: