کاهش سطح مصرفی در مدارهای دیجیتال آسنکرون با استفاده از خوشهبندی
سال انتشار: 1395
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 605
فایل این مقاله در 7 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
TEDECE02_208
تاریخ نمایه سازی: 21 شهریور 1395
چکیده مقاله:
این مقاله یک الگوریتم خوشهبندی خودکار گیتهای مدار آسنکرون را بر مبنای شناسایی رفتار گیتها و سطوح عملیاتی گیتهای موجود با هدف حفظ زنده بودن، حفظ عملکرد، کاهش تاخیر ورودی به خروجی و کاهش مساحت مصرفی مدار ارائه میدهد. این الگوریتم از ویژگی زبانهای توصیف سخت افزاراستفاده میکند و در سطح انتقال رجیسترRTL خوشهبندی را انجام میدهد. این الگوریتم بر روی همهی مدارهای دیجیتال قابل اعمال است. نتایج شبیهسازی نشان میدهد که الگوریتم ارائه شده برای مدارهای معیارISCASکاهش مساحت و زمان اجرا را بهصورت متوسط 5,517 و 31,417 درصد نسبت به الگوریتم های پیشین بهبود میدهد
کلیدواژه ها:
نویسندگان
رزگار صادقی
دانشکده مهندسی برق، دانشگاه کردستان
هادی جهانی راد
دانشکده مهندسی برق، دانشگاه کردستان
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :