تحلیل و طراحی یک اسیلاتور کنترل شونده حلقوی در تکنولوژی CMOS

سال انتشار: 1395
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 720

فایل این مقاله در 5 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

CBCONF01_0689

تاریخ نمایه سازی: 16 شهریور 1395

چکیده مقاله:

در این مقاله یک اسیلاتور حلقه با رنج تغییرات وسیع تحلیل و طراحی شده است. از یک اینورتر با قابلیت تنظیمجریان بایاس برای کنترل فرکانس نوسان استفاده شده است. اسیلاتور شبیه سازی شده در تکنولوژی 0.18 میکرو متر نویزفاز 120.33dBc/Hzـ در آفست 10MHz بدست آمده است. فرکانس نوسان از 1.06GHz تا 3.41GHz حاصل می شود.

نویسندگان

عباس نصری

دانشجوی ارشد گروه برق دانشکده مهندسی برق دانشگاه زنجان زنجان

مصطفی یارقلی

استادیار گروه برق دانشکده مهندسی برق دانشگاه زنجان زنجان

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • P. Andreani, X.Wang, L.Vandi, and A. Frad, (2005) _ study ...
  • C.-C. Ho, C.-W. Kuo, C.-C. Hsiao, and Y.-J. Chan, (2003) ...
  • N. -J. Oh, and S. -G. Lee, (2005) _ CMOS ...
  • Leung, and Bosco, "VLSI for wireless comm unication" _ Second ...
  • G. Jovanovic, M. Stojcev, and Z. Stamenkovic, (2010) _ voltage ...
  • G. Jovanovic, and M. Stojcev, (2006) "Current starved delay element ...
  • O. C. Chen, and R. Sheen, (2002) "A power efficient ...
  • Hajimiri A, Lee TH. (1998) _ general theory of phase-noise ...
  • نمایش کامل مراجع