فلیپ فلاپ توان پائین با جریان نشتی کم

با کوچک شدن ابعداد و نیز کاهش ولتاژ کار و ولتاژ آستانه ترانزیستورها در تکنولوژی CMOS جریان های نشتی به صورت نمائی افزایش یافته و سهم آن در توان مصرفی کل زیاد شده است. در این شرایط غیر فعال کردن قسمت های غیر لازم مدار در شرایط مختلف کار آن، می تواند در کاهش توان مصرف مؤثر باشد. در این تحقیق با مرور روش های کنترل جریان نشتی، فلیپ فلاپی معرفی می شود که قادر به دریافت اطلاعات در هر دو لبه پالس ساعت و دارای امکان غیر فعال شدن در زمان های مورد نظر بوده و بدین وسیله جریان نشتی در آن کاهش یافته است. تعداد کم ترانزیستورها، ظرفیت خازنی کم، جریان نشتی و توان مصرفی کم از مزایای ساختار پیشنهادی است.

کلیدواژه ها:

توان مصرفی ، فلیپ فلاپ توان پایین ، جریان نشتی