تقسیم کننده فرکانسی بهینه شده TSPC در تکنولوژی 65 نانومترCMOS

سال انتشار: 1394
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 568

فایل این مقاله در 8 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

EMAA04_052

تاریخ نمایه سازی: 12 تیر 1395

چکیده مقاله:

در این مقاله یک تقسیم کننده فرکانسی بهینه شده TSPC در تکنولوژی 65 نانومتر CMOS ارائه شده است. نسبت ماسفت ها به گونه ای طراحی شده است که فرکانس کاری تقسیم کننده TSPC در حالت تقسیم بر- 2 به شدت افزایش یافته و توان مصرفی نسبت به مقادیر قبلی خیلی کم شده است. تقسیم کننده فرکانسی بهینه شده TSPC با ولتاژ تغذیه 0.9 ولت و تا فرکانس بالای 100 گیگاهرتز عمل میکند. تقسیم کننده با سیگنال مربعی تا فرکانس 200 گیگاهرتز و با دیوتی سایکل 50 % مورد شبیه سازی قرار گرفته و توان مصرفی آن در بالاترین فرکانس 18.9 میکرو وات است که نسبت به مقادیر گزارش شده قبلی خیلی کمتر است.

کلیدواژه ها:

نویسندگان

محمدعلی زین الدینی

دانشجوی فوق لیسانس

محمد جعفر تقی زاده مروست

استاد یار، دکتری

فاطمه شیخعلیشاهی

عضو هیئت علمی، دکتری

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • Barale F., Frequency Dividers Design for Multi-GHz pll systems, Georgia ...
  • Sun Y. et al, A fully differential 60 GHz receiver ...
  • Pinel s. et al, A 90nm CMOS 60GHz radio _ ...
  • DeMuer B. and Steyaert M., CMOS fraction al-n synthesizers design ...
  • Guo Y. and Xie Z., Design of PLL frequency synthesizer ...
  • Ismail N. M. H. and Othman . Low power phase ...
  • Miller R. L. Fractional frequency generators utilizing regenerative modulation - ...
  • Tai-Cheng Lee and Yen-Chuan Huang, The design and analysis of ...
  • Shi C., Zhang R. and Lai Z., A 30GHz wideband ...
  • lowpower techniques _ International Journal & Magazine of Engineering, Technology, ...
  • Circuit _ International Journal of Circuits, Systems and Signal Processing, ...
  • phase clock distribution in SOC technology _ International Journal of ...
  • University in Fulfillment School of Electrical & Electronic Engineering, 2011. ...
  • 18um CMOS technology _ World Applied Sciences Journal, Vol .13 ...
  • Santoshini J. and Rajesh R., Design of a single phase ...
  • Masayuki Ikebe. et al, , The Design of High Frequency ...
  • Gowthami Ms.A.K. and Gavaskar Mr.K., Design of efficient multi-modulus counter ...
  • Laxmi Teja K. et al, Design and implementation of TSPC ...
  • Manthena V. K., Ultra Low Power CMOS Phase-Locked Loop Frequency ...
  • Heydarzadeh S. and Torkzadeh P., A 12GHz programmable fractional-n frequency ...
  • نمایش کامل مراجع