طراحی، شبیه سازی و پیاده سازی یک سوئیچ ATM/IP با سرعت بالا
محل انتشار: هشتمین کنفرانس سالانه انجمن کامپیوتر ایران
سال انتشار: 1381
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 2,410
فایل این مقاله در 8 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ACCSI08_050
تاریخ نمایه سازی: 18 بهمن 1386
چکیده مقاله:
با پدیده نوظهور اینترنت و گسترش روزافزون شبکه های داده نیاز به سوئیچ های با ظرفیت بیش از پیش احساس میگردد . اغلب سوئیچهای پرظرفیت از نوع سوئیچ های با بافر ورودی و حافظه مشترک برای نیل به سرعت بالا می باشند .دسته اول این سوئیچها، بافر ورودی از مشکلHead of Line ) HOL blockingرنج می برند که بازدهی آنها را به %58/6 کاهش می دهد . ما در این مقاله سوئیچی به نام ) High Speed Switch ) HSS را با استفاده از ترکیب Crossbarتوزیع شده و حافظه های داخلی به صورت توزیع شده طراحی، شبیه سازی و سنتز کردیم تا به حداکثر سرعت و بازدهی و کمترین تاخیر دست پیدا کنیم . برای جلوگیری از مشکلHOL و کاهش بازدهی از Virtual Output VOQ ) Queuing( در حافظه های داخلی استفاده شده است . این سوئیچ بسته های با طول متغیر IP را پشتیبانی می کند . نتایج شبیه سازی نشان می دهد که بازدهی و تاخیر آن برای بسته های unicast و multicast به مراتب بهتر از سوئیچهای با بافر ورودی است . نتایج سنتز سوئیچ نشان می دهد که ظرفیت کلی آن ) ) aggregate به راحتی می تواند تا 500 Gb/s برای حالت 32×32 رسیده و بازدهی سوئیچ ارائه شده می تواند تا %100 هم بالا رود .
کلیدواژه ها:
نویسندگان
علی محمد زارع بیدکی
آزمایشگاه روتر گروه برق وکامپیوتر ، دانشکده فنی دانشگاه تهران
ناصر یزدانی
آزمایشگاه روتر گروه برق وکامپیوتر ، دانشکده فنی دانشگاه تهران
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :