طراحی جمع کننده کم مصرف با تکنیکی جدید در طراحی گیت های منطقی

در این مقاله یک سلول جمع کننده معرفی می شود به طوری که در طرح پیشنهادی جمع کننده برای بهره گیری بیشترین کارایی مدارهای محاسباتی از پیکر بندی سه ساختاره استفاده می کند. سلول های NAND و NOR و Majority-not بر اساس معکوس کننده پیاده سازی شده اند و در این طرح زمان دروازه های XOR نادیده گرفته شده است. یک دلیل ساختار شبیه سازی شده به کار گیری ارزیابی جمع کننده در یک محیط کاربردی واقعی است.مطالعات موجود نشان می دهد که این مدارها با به کارگیری تکنولوژی، 0.18 میکرو متر برای بهره وری انرژی بهینه شده است. جمع کننده پیشنهادی دارای full swing logic ،خروجی متوازن، خروجی قوی است.هم چنین مشاهده می شود که این طرح پیشنهادی می تواند در بسیاری از حالت ها مخصوصا وقتی که هدف ما مصرف کمترین توان ممکن است مورد استفاده قرار می گیرد.

کلیدواژه ها:

نگارش ، ویرایش ، شیوه ، شیوه نامه ، (شیوه: واژه های کلیدی)