طراحی وشبیه سازی یک تمام جمع کننده جدید با PDP پایین
سال انتشار: 1394
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 645
فایل این مقاله در 16 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ITCC01_246
تاریخ نمایه سازی: 9 فروردین 1395
چکیده مقاله:
جمع کننده ها به دلیل توانایی در پیاده سازی چهار عمل اصلی (جمع، تفریق، ضرب و تقسیم) یکی ازپراهمیت ترین مدارهای محاسباتی محسوب می شوند و بهبود آنها عاملی بر ارتقای کلی سیستم است.جمع کننده ها در اکثر سیستم های دیجیتال در مسیرهای بحرانی قراردارند. بهبود یک تمام جمع کنندهعاملی برای بهبود سیستم های دیجیتال است. در سال های اخیر تلاش زیادی برای بهبود تمام جمعکننده ها صورت گرفته است. به دلیل مزایای Cmos همچون سرعت بالا و توان پایین این تکنولوژی، در چند دهه اخیر بسیار مورد توجه بوده است. اما با کاهش اندازه ترانزیستورها اینتکنولوژی با ضعف هایی همچون نشتی جریان همراه شد. از این رو محققان به تکنولوژی هایی همچوننانولوله های کربنی روآوردند.اکثر مدارهای ارائه شده با این تکنولوژی با استفاده از روش های جمع اکثریت و ترانزیستورهایعبور ارائه شده اند. روش جمع اکثریت باکمک تعداد زیادی خازن پیاده سازی می شود و اینموضوع باعث ضعف در عملکرد کلی مدار میگردد. از سوی دیگر روش ترانزیستورهای عبور، باافت ولتاژ خروجی همراه هستند. با توجه به نکات مذکور، در این مقاله تلاش شده است با استفادهروش پویا، از خازن های استفاده شده در مدار کاسته شود تا عملکرد کلی مدار بهبود یابد و دارای گردد.
کلیدواژه ها:
نویسندگان
حسین محمدی گهرویی
دانشکده مهندسی کامپیوتر – دانشگاه آزاد اسلامی واحد نجف آباد- نجف آباد -ایران
محمدرضا شادی نژاد
دانشکده مهندسی کامپیوتر – دانشگاه اصفهان-واحد اصفهان-اصفهان-ایران
عباس اسدی آقبلاغی
شرکت کوثر سلامت سپاهان- اصفهان-ایران
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :