یک معماری سخت افزاری کارآمد برای کنترلرهای پیش بین مدل

کنترلرهای پی ش بین مدل (MPC) اخیراًً د ر سیستم های کنترلی گوناگونی استفاده شد ه اند. این در حالی است که حجم فو ق العاده بالای محاسبات موردنیاز، باعث کند ی آنها شده و از ای نرو، کاربرد این کنترلرها به سیستم های کند محدود شده است. این مقاله درحقیقت تلاشی در جهت استفاده از کنترلرهایMPC در کاربردهای سریع با استفاده از پیاده سازی سخ تافزاری است. در این مقاله یک الگوریتم شب ه بهینه برای استفاده از کنترلرهایMPC در شبک ه های کامپیوتر ی پیشنهاد شده است . بعلاوه به منظور افزایش سرعت پردازش، یک معماری کارآمد برای پیاد هسازی سخت افزاری آنها ارائه شده است. نتایج آزمایشات نشان می دهد که با استفاده از معماری ارائه شده می توان از کنترلرهایMPC در کاربردهای با سرعتهای بالا نظیر کنترل زمانبندی صفها در شبک ه های کامپیوتری استفاده نمود.