طراحی گیرنده دیجیتال رادارپالسی باقابلیت پیکربندی مجدد برای کشف هدف و پیاده سازی آن برروی تراشه FPGA
سال انتشار: 1394
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 756
فایل این مقاله در 10 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
COMCONF01_586
تاریخ نمایه سازی: 8 آذر 1394
چکیده مقاله:
گیرنده دیجیتال قابل پیکربندی مجددبااستفادها زتراشه FPGA برای سیستم های راداری بخاطر انعطاف پذیری زیاد نیازمندی منابع محدود سرعت پیاده سازی و عیب یایب قابلیت پردازش موازی و سهولت پیکربندی مجدد بسیارموردتوجه قراردارد همچنین باارتقا چشمگیرکارایی تراشه های FPGA افزایش سرعت ای سی های نمونه بردار و پیشرفت تکنیکهای پردازش سیگنال بکارگیری گیرنده دیجیتال برای سیستم های راداری که نیازمند سرعت و حجم زیاد پردازش ها می باشد استفاده ازگیرنده دیجیتال با کمک تراشه FPGA بجای روشهای قدیمی انالوگ می تواندمنجر به کارایی بالاتر قابلیت اطمینان بیشتر هزینه کمتر و سخت افزار کوچکتر شود نرم افزار ارایه شده شرکت زایلینکس به نام XSG امکان طراحی و توسعه ساده تر درمحیط نرم افزار سیمولینک مطلب را برای تراشه های این شرکت فراهم می اورد دراین مقاله گیرنده دیجیتالی برای یک رادارپالسی خاص با قابلیت کشف هدف به کمک نرم افزار XSG طراحی شده است
کلیدواژه ها:
رادارپالسی ، گیرنده دیجیتال ، پردازش سیگنال هایراداری ، فشرده سازی پالس ، پردازش پالس ـ داپلر ، نمونه برداری سیگنال های باند محدود ، مولد سیستم زایلینکس ، FPGA
نویسندگان
فرشاد روایی
دانشجوی کارشناسی ارشدرادیوالکترونیک دانشگاه صنعتی مالک اشتر
رضا فاطمی مفرد
استادیار دانشکده مهندسی برق دانشگاه صنعتی مالک اشتر
علیرضا صفایی اردستانی
عضو هیئت علمی دانشکده مهندسی برق دانشگاه صنعتی مالک اشتر
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :