طراحی یک مدار تمام جمعکننده ی جدید برای تکنولوژی ولتاژ زیر آستانه

در این مقاله یک ساختار جدید تمامجمعکنندهی تک بیتی ارائه شده است. مدارهای موجود برای بلوکهای تمامجمعکننده بررسی وهمچنین تمامجمعکنندهی طراحی شده با تمامجمعکنندههای رایج از نظر تأخیر انتشار، توان مصرفیP2DP و PDP در تکنولوژی ولتاژ زیر آستانه مقایسه شده است. نتایج شبیهسازی نرمافزارHSPICE نشان میدهد که تمامجمعکنندهی پیشنهادی با 51 ترانزیستور، نسبت به تمامجمعکنندهی TG که ساختار برتر تمامجمعکنندههای رایج میباشد، در مقدار PDP6.3 و در مقدارP2DP 51.21 بهبود یافته است. مقایسه ساختارهای تمامجمعکننده در منبع ولتاژ mV 132 انجام شده است

کلیدواژه ها:

جمعکننده تک بیتی ، تکنولوژی ولتاژ زیر آستانه ، تأخیر انتشار ، توان مصرفی