طراحی حلقه قفل شذه تاخیر با استفاده از آشکارساز فاز/فرکانس سرعت بالا

در این مقاله ساختار حلقه قفل شده تأخیر (DLL) که دارای گستره فرکانسی وسیع و سرعت عملکرد مطلوبی است ارائه شده است. در همین راستا، ساختار جدیدی از آشکار ساز فاز/فرکانس به عنوان اصلی ترین بلوک DLL، جهت افزایش گستره فرکانس و سرعت عملکرد (سرعت قفل) طراحی شده است. مدار PFD پیشنهادی ساختار نوینی بوده که با حذف مسیر ریست، مدت زمان تأخیر طول مسیر ریست بطور قابل ملاحظه ای کاهش یافته و این امر سبب کاهش ناحیه مرده گردیده و به تبع آن سرعت مدار افزایش یافته است. این ساختار دارای زمان نشست کم، ناحیه مرده کوچک، گستره فرکانس بالا و اتلاف توان پایینی می باشد. تکنولوژی مورد استفاده در این طراحی TSMC 0.18 μm CMOS با ولتاژ تغذیه 1.8V است. نتایج شبیه سازی نشان داده است که ساختار DLL ارائه شده دارای گستره فرکانسی ورودی وسیع در حدود (290-410 MHz) و زمان نشست در حد 25ns می باشد.

کلیدواژه ها:

حلقه قفل شده تأخیر ، حلقه قفل شده فاز ، آشکار ساز فاز/فرکانس ، پمپ بار ، خط تأخیر کنترل شونده با ولتاژ ، Glitch