لچ مقاوم در برابر ذرات پرانرژی با تأخیر و توان مصرفی پایین
سال انتشار: 1393
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 919
فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
FNCEITPNU01_008
تاریخ نمایه سازی: 17 اسفند 1393
چکیده مقاله:
امروزه با کاهش مقیاس تراشه ها به مقادیر نانومتری، حساسیت مدارهای دیجیتال نسبت به اشکالات تک رخدادی و چندرخدادی افزایش پیدا کرده است. این رخدادها، چالش جدی برای قابلیت اطمینان سیستم ها به شمار می روند. بنابراین طراحی سیستم های تحمل پذیر خطای نرم، از اهمیت ویژه ای برخوردار است. در این مقاله، یک لچ مقاوم در برابر خطای نرم ناشی از برخورد ذرات پرانرژی به سطح تراشه، جهت کاربرد در مدارهای با قابلیت اطمینان بالا، معرفی می گردد. اساس روش پیشنهادی، استفاده از فیدبک های چندگانه به هنگام قرارگیری لچ در وضعیت نگهداری از داده است. شبیه سازی های انجام شده با نرم افزار HSPICE در تکنولوژی 65 نانومتر نشان می دهد، ساختار پیشنهادی قادر به حذف اثرات تک رخداد و نیز چندرخداد واژگونی بوده و در مقایسه با سایر مدارات مشابه، حداقل دارای کاهش حدود 57 درصدی پارامترهای تأخیر و توان مصرفی می باشد
کلیدواژه ها:
نویسندگان
علی اصغر سعادت زاده
دانشجوی کارشناسی ارشد مهندسی برق- الکترونیک، دانشگاه کاشان
حسین کریمیان علی داش
استادیار گروه مهندسی برق- الکترونیک، دانشگاه کاشان
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :