ارائه مدل تحلیلی برای گذرگاه بخشبندی شده در سیستم روی تراشه

سال انتشار: 1393
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,534

فایل این مقاله در 11 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

CSITM01_050

تاریخ نمایه سازی: 10 شهریور 1393

چکیده مقاله:

از سال 2001 و با ارائه مفاهیم اولیه شبکه روی تراشه توسط آزمایشگاه سیستم های کامپیوتری دانشگاه استنفورد، شبکه رویتراشه به طور تدریجی جایگزین گذرگاه داده شد. هر چند امروزه شبکه روی تراشه به عنوان شتبکه ارتباطی در سیستم های رویتراشه مورد پذیرش قرار گرفته است اما گذرگاه داده در برخی موارد عملکرد بهتری نسبت به شبکه روی تراشه دارد. استفاده ازگذرگاه در مواردی مانند انتقال بسته های کوچک، بسته های کنترلی، همه پخشی و ترافیک های با حجم کم عملکرد بهتری نسبتبه شبکه روی تراشه ارائه می کند. بنابراین استفاده از ترکیب مناسب شبکه روی تراشه وگذرگاه داده به عنوان زیرساخت ارتباطیدر سیستم روی تراشه، می تواند عملکرد بهتری نسبت به شبکه روی تراشه داشته باشد. نکته حائز اهمیت در این مساله، دستیافتن به یک ترکیب مناسب می باشد. در این مقاله یک مدل تحلیلی برای گذرگاه داده بخش بندی شده ارائه شده و بر اساسمقایسه با نتایج حاصل از شبیه سازی مورد ارزیابی قرار گرفته است. نتایج نشان می دهد مدل تحلیلی ارائه شده به نتایج حاصل ازشبیه سازی نزدیک است. بنابراین با به کارگیری این مدل تحلیلی در کنار مدلهای تحلیلی شبکه روی تراشه، می توان به حلدقیق تر مساله به دست آوردن ساختار ترکیبی مناسب، پرداخت.

نویسندگان

حسین باستان

دانشجوی کارشناسی ارشد معماری کامپیوتر، دانشکده برق و کامپیوتر، دانشگاه صنعتی اصفهان، اصفهان

محمدعلی منتظری

استادیار، دانشکده برق و کامپیوتر، دانشگاه صنعتی اصفهان، اصفهان

حسین سعیدی

دانشیار، دانشکده برق و کامپیوتر، دانشگاه صنعتی اصفهان، اصفهان

امین قلمی اسگویی

دانشجوی دکتری معماری کامپیوتر، دانشکده برق و کامپیوتر، دانشگاه صنعتی اصفهان، اصفهان

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • _ Hashemi-Naj afabadi, H. Sarbazi-Azad, P. Rajabzadeh, _ Performance Modeling ...
  • _ Hashemi-Naj afabadi, H. Sarbazi-Azad, P. Rajabzadeh, _ An accurate ...
  • Axel Jantsch, Hammu Tenhunen, Power Network on Chip, Kluwer Academic ...
  • Milica Mitic, Mile Stojcev, "An Overview of On-Chip Buses", FACTA ...
  • P. Chandraiah, H. Gunar Schirner, N. Srinivas and R. Doemer, ...
  • Dawid Zydek, Henry Selvaraj, "Processor Allocation Problem for NoC-based Chip ...
  • L. Xin, C.S Choy, "An asynchronous router with multicast support ...
  • _ International Technology Roadmap For S emiconductor! _ ITRS, 2008. ...
  • R. Greenberg, L. Guan, _ Modeling And Comparison Of Wormhole ...
  • M. Ould-Khaoua, _ Message latency in the 2-dimensionl mesh with ...
  • M. A. Marsan and M. Gerla, _ Markov models for ...
  • T.N. Mudge, J.P. Hayes, G.D. Buzzard and D.C. Winsor, _ ...
  • T.N. Mudge, J.P. Hayes, G.D. Buzzard and D.C. Winsor, _ ...
  • J. C. Bermond and F. Ergincan, _ Prespective Bus interconnection ...
  • A. Veglis, A. Pombortsis and E. Papaefstathiou, _ Performance evaluation ...
  • P. Zarkesh-Ha, G. Bezerra , S. Forrest and M Moses ...
  • نمایش کامل مراجع