طراحی نوسان ساز پل وین با خلوص طیفی بالا: کاهش اعوجاج هارمونیکی با استفاده از شبکه خطی ساز ترانزیستور JFET

در این پژوهش، یک رویکرد نوین برای کاهش چشمگیر اعوجاج هارمونیکی کل (THD) در نوسان سازهای پل وین ارائه شده است. در مدارهای کلاسیک، به منظور کنترل خودکار بهره (AGC) و تثبیت دامنه، از ترانزیستور اثر میدان پیوندی (JFET) به عنوان مقاومت متغیر با ولتاژ استفاده می شود. با این وجود، به دلیل حضور جمله توان دوم ولتاژ درین-سورس در معادله جریان ناحیه اهمی، رفتار این قطعه ذاتا غیرخطی و نامتقارن است که منجر به تولید هارمونیک های مرتبه زوج (به ویژه هارمونیک دوم) و تخریب خلوص سیگنال سینوسی می گردد. در این پژوهش، با اعمال یک شبکه مقسم ولتاژ فیدبک درین-گیت در مدار اولیه، رفتار ترانزیستور به طور کامل خطی سازی شده است. بررسی اثر نامتقارن سازی در این شبکه نشان می دهد که حفظ تقارن مطلق برای لغو کامل اعوجاج ضروری است. نتایج شبیه سازی و تحلیل طیفی در فرکانس ۸۸ کیلوهرتز اثبات می کند که با پیاده سازی این معماری، سطح هارمونیک دوم از ۴۱.۱- دسی بل متر به ۵۵.۸- دسی بل متر کاهش یافته است. این بهبود ۱۴.۷ دسی بلی، دستیابی به یک سیگنال تحریک بسیار خالص را برای کاربردهای حساس ابزاردقیق تضمین می نماید.

کلیدواژه ها:

نوسان ساز پل وین ، خطی سازی JFET ، اعوجاج هارمونیکی (THD) ، فیدبک درین-گیت ، اثر نامتقارن سازی ، خلوص طیفی