طراحی و پیاده سازی الگوریتم استاندارد رمزنگاری پیشرفته (AES) به صورت خط لوله ای بر روی سخت افزار FPGA

پس از معرفی استاندارد رمزنگاری پیشرفته (AES) به عنوان الگوریتم رمز استاندارد در اکتبر سال 2000 میلادی توسط NIST ، استفاده از آن به طور گسترده در کاربردهای مختلف سخت افزاری و نرم افزاری مورد توجه قرار گرفت. در این مقاله، ابتدا انواع الگوریتم های رمزنگاری AES مورد بررسی قرار گرفت. سپس مدل هایی برای پیاده سازی این الگوریتم بر روی FPGA ارائه خواهد شد که از نظر حجم سخت افزار مصرفی و بازدهی کارآمد باشد. برای رسیدن به این هدف، از معماری خط لوله (Pipeline) بر روی FPGA انجام گرفت. در این روش که برای کاربردهای بر سرعت طراحی شده است از معماری خط لوله به طول های 10، 20 و 40 استفاده شده است. که نتایج سنتز رمزکننده های پیشنهادی، گویای صحت عملکرد و کارایی مناسب روش ها می باشد و حداکثر بازدهی 59.776Gbps را برآورده می سازد.

کلیدواژه ها:

امنیت اطلاعات ، رمزنگاری ، FPGA ، AES