ورود
مقالات فارسیISIکنفرانسهاژورنالها

بررسی روش های تامین امنیت اطلاعات به کمک رمزگذاری و رمزگشایی AES ومقایسه راه حل های پیاده سازی سخت افزاری بهینه این رمز

محل انتشار: دومین کنفرانس ملی توسعه کاربردهای صنعتی اطلاعات، ارتباطات و محاسبات
سال انتشار: 1392
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,814

فایل این مقاله در 12 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:
https://civilica.com/doc/241331

شناسه ملی سند علمی:

EIAICC02_010

تاریخ نمایه سازی: 22 فروردین 1393

چکیده مقاله:

امنیت اطلاعات همیشه یک نگرانی اصلی برای کاربران بوده است. مخابره امن نیازمند اینست که داده ها به صورتی ذخیره شوند که اطلاعات محرمانه فاش نگردد. در این مقاله یکی از شیوه های رمزنگاری اطلاعات کهAESنامیده میشود را معرفی کرده. سیستم رمز ،AES رمز قالبی ای است که توسطNISTدر سال 2001 به جای des به عنوان استاندارد انتخاب شد. امروزه اولویت بسیاری ازاستانداردهای مخابراتی جهت امنیت داده همین استاندارد است. شبیه سازی های این الگوریتم رمزنگاری با نرم افزارActive HDL انجام گرفته است. همچنین پیاده سازی های سخت افزاری که باVHDLمدلسازی شده را بررسی می کنیم و در نهایت روش های پیاده سازی پیشنهاد شده را برای رسیدن به بهینه ترین راه حل مقایسه میکنیم .

کلیدواژه ها:

نویسندگان

مریم کیقبادی لمجیری

دانشگاه امام رضا )ع(، دانشجوی کارشناسی ارشد، گروه مهندسی برق، اصفهان،

احسان بناری

دانشگاه امام رضا )ع(، دانشجوی کارشناسی ارشد، گروه مهندسی برق، بابل،

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • _ مهدی عطایی نائینی، معماری پرسرعت IPSec وپیاده سازی توابع ...
  • مسعود معصومی، طراحی و پیاده سازی سخت افزاری رمزگذار و ... [مقاله کنفرانسی]
  • مریم کیقبادی لمجیری، معرفی و پیاده سازی سخت افزاری رمز ...
  • J.Daemen and V.Rij men."Advanced Encryption Standard". PUB 1 97.November 2001.available ...
  • Jarvinen _ al."A fully pipelined memoryless 178 Gbps AES- 128 ...
  • A.Hodjat and I.Verbauwhede , "A 2154 Gbits/s Fully Pipelined AES ...
  • "High Performance AES Core for Xilinx FPGA". Helion Technolgy Data ...
  • "Dual-Port Block Memory for Virtex. Virtex-II. Virtex-II Pro.Spartan-II. And Spartan-IE ...
  • A.Elbirt , W.Yip , B.Chetwynd and C.Paar. "An FPGA Implementation ...
  • Standaert at al."Efficient Implenentation of Rijndael Encryption in Reconfigurable Hardware; ...
  • L.McLoone. "High Performance Single-Chip FPGA Rijndael Algorithm Implementati ons" _ ...
  • NIST.Federal information processing standards publication 197:Advanced encryption standard, 2001. ...
  • Nicholas Weaver and John Wawrzynek, "Very High Performance, Compact AES ...
  • Amphion Semic onductor.CS5 210-40:High Performance Cores, 2001. http://www. Amphion .com ...
  • Helion Technologies. High Performance AES (Rijndael) Cores, 2001. http : ...
  • Piotr Mroczkowski, _ Implementation of the block cipher Rijndael using ...
    • نمایش کامل مراجع