پیاده سازی FPGA یک مبدل معکوس RNS مبنای سه بدون ضرب کننده برای مجموعه ی جدید ۴-پیمانه ای {۳^n, ۳^n-۲, ۳^n+۲, ۳^n-۱} با استفاده از منطق سه حالته رمزگذاری شده دودویی.

این مقاله به ارائه یک پیاده سازی مبتنی بر FPGA از مبدل معکوس RNS بدون استفاده از ضرب کننده با مجموعه چهار پیمانه ای جدید {۳^n, ۳^n-۲, ۳^n+۲, ۳^n-۱} می پردازد. در روش پیشنهادی، با استفاده از سیستم منطقی مبنای سه نامتعادل، فرآیند تبدیل باقیمانده ها به عدد وزن دار به صورت بهینه و با حداقل پیچیدگی محاسباتی و مصرف منابع سخت افزاری انجام می شود. هسته معماری این سیستم با بهره گیری از ساده سازی های ریاضی و ویژگی های اختصاصی مجموعه پیمانه مورد نظر، نیاز به واحدهای ضرب سخت افزاری را مرتفع نموده است. در این طراحی، ارقام مبنای سه به کد های دودویی نگاشت شده اند تا امکان پیاده سازی آن بر روی پلتفرم های متداول FPGA فراهم گردد. این ساختار برای کاربردهای با نیاز به پردازش پرسرعت طراحی شده است. با توجه به عدم وجود نمونه ای مشابه از مبدل معکوس RNS مبنای سه با مجموعه پیمانه ۴ تایی در تحقیقات پیشین، یک روش مرجع جهت مقایسه و ارزیابی عملکرد پیاده سازی گردید. نتایج حاصل از شبیه سازی و سنتز، حاکی از کارایی بالای طرح پیشنهادی در ابعادتراشه، سرعت عملیاتی و مصرف انرژی بوده که آن را به گزینه ای مناسب برای سیستم های پردازش سیگنال و رمزنگاری با کارایی بالا و مصرف توان پایین تبدیل می نماید.

کلیدواژه ها:

سیستم اعداد مانده ای (RNS) ، مبدل معکوس ، سیستم اعداد مبنای سه ، محاسبات پیمانه ای