تکامل معماری پردازنده ها در عصر پسا-مور: از هسته های همگن و ناهمگن تا رویکردهای کوانتومی، نورومورفیک و درون حافظه ای

پردازنده ها به عنوان هسته مرکزی تمام سیستم های محاسباتی مدرن، از نخستین ریزپردازنده های ۴ بیتی با چند هزار ترانزیستور تا سامانه های پیچیده کنونی با ده ها میلیارد ترانزیستور، همواره از قانون مور تبعیت کرده اند. با توقف اسکالینگ فرکانس و نزدیک شدن ابعاد ترانزیستور به محدودیت های فیزیکی، معماری پردازنده دستخوش تحولات بنیادینی شده است. این مقاله به طور جامع به بررسی تطبیقی نسل های مختلف معماری پردازنده از جمله چند هسته ای همگن، معماری های ناهمگن با کاهش ۴۲ درصدی مصرف انرژی، واحدهای پردازش گرافیکی برای محاسبات عمومی با شتاب ۵۰ برابری، پردازنده های کوانتومی با ابربرتری محاسباتی در مسئله نمونه برداری مدار تصادفی، و پردازنده های نورومورفیک با مصرف توان هزار برابر کمتر از نمونه های کلاسیک می پردازد. تحلیل داده های تجربی گزارش شده نشان می دهد که تنگنای نون فون نویسی با افزایش زمان دسترسی موثر حافظه از ۶۰ به ۴۰۰ سیکل پردازنده طی سه دهه، به بحرانی ترین چالش تبدیل شده است. در این میان، معماری های درون حافظه ای مبتنی بر حافظه های مقاومتی بهبود ۲۰۰ برابری در مصرف انرژی به ازای عملیات ضرب ماتریس ارائه می دهند. همچنین آسیب پذیری های امنیتی ملت داون و اسپکتر که ۹۵ درصد پردازنده های تجاری بین سال های ۲۰۱۰ تا ۲۰۱۸ را تحت تاثیر قرار داده اند، ضرورت بازطراحی ریزمعماری با رویکرد امنیت ذاتی را آشکار می سازند. نتیجه گیری اصلی این پژوهش بر ضرورت حرکت به سمت معماری های ترکیبی و خودتطبیق شونده تاکید دارد. پیشنهادهای ده گانه ارائه شده شامل مسیرهای مشخص برای پژوهش های آتی در زمینه پردازنده های هیبریدی کوانتومی-کلاسیک، معماری های درون حافظه ای نسل بعد، ریزمعماری های امن تاییدپذیر و پردازنده های تخصصی برای مدل های زبانی بزرگ است. این مقاله نشان می دهد که آینده پردازنده ها نه در ادامه روندهای گذشته بلکه در ترکیب هوشمندانه هسته های ناهمگن، شتاب دهنده های تخصصی، حافظه های درهم تنیده و مکانیزم های تطبیقی مدیریت توان و امنیت رقم خواهد خورد.

کلیدواژه ها:

پردازنده ، معماری ناهمگن ، محاسبات کوانتومی ، پردازش درون حافظه ، ریزمعماری امن ، تنگنای نون فون نویسی ، چند هسته ای ، محاسبات نورومورفیک