حمله آنالیز توانی بر روی منطق CMOS استاندارد مبتنی بر نشت اطلاعات از روی اثرات PVT

بطور کلی در تمامی حملات کانال جانبی خصوصاً حمله ی آنالیز توانی مورد هدف در این مقاله از اطلاعات توانی نشت داده شده از کانال جانبی سخت افزار های رمزنگار به عنوان کانالی برای حمله به آن استفاده می کنند. لذا، در این مقاله مهاجم بدنبال بررسی و ارزیابی دقیق نشتی توان از روی اثرات PVT است ، تا از آن برای اعمال حمله آنالیز توانی بر روی منطق پایه CMOS استاندارد استفاده کند. با این هدف که بتواند: نتایج آنرا به تمامی پیاده سازی های رمزنگاری مبتنی بر CMOS استاندارد تعمیم دهد. بدین منظور، ابتدا با شبیه سازی های انجام شده در تکنولوژی 13Onm با HSpice تاثیر هر یکاز پارامترهای PVT بطور مستقل بر روی توان مصرفی دینامیک یک گیت پایه CMOS استاندارد اندازه گیری شد. پس از شناسایی موثرترین پارامتر PVTیک حمله توانی بر اساس مدل توانی فاصله سوئیچینگ (SD) روی گیت پایه CMOS استاندارد با اعمال اثر PVT در آن انجام شد. نتایج شبیه سازی بطور خاص نشان داد که می توان با اعمال اثرات PVT در منطق همواره حملات آنالیز توانی قوی تر و در عین حال دقیق تری را با بهبود مدل توانی فاصله سوئیچینگ (SD) بر روی تمامی گیت های مبتنی بر CMOS استاندارد اعمال نمود. با این ایده که تاکنون هیچ حمله آنالیز توانی بر روی منطق های CMOS استاندارد با اعمال اثرات PVT در آنها با استفاده از مدل توانی فاصله سوئیچینگ (SD) انجام نشده است.

کلیدواژه ها:

منطق CMOS ، استاندارد ، اثرات PVT ، حملات آنالیز توانی ، نشتی اطلاعات از کانال جانبی ، مدل توانی فاصله سوئیچینگ(SD)