کاهش مولفه ناخواسته مرجع در فرکانس سازهای عدد صحیح
محل انتشار: فصلنامه مدل سازی در مهندسی، دوره: 23، شماره: 0
سال انتشار: 1404
نوع سند: مقاله ژورنالی
زبان: فارسی
مشاهده: 12
فایل این مقاله در 9 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
JR_JME-23-0_014
تاریخ نمایه سازی: 26 فروردین 1405
چکیده مقاله:
فرکانس ساز نقش مهمی را در فرستنده وگیرنده های RF ایفا می کند. غیرایده آل بودن مدار تلمبه ی بار و آشکارساز فاز- فرکانس مولفه های ناخواسته ای در خروجی فرکانس ساز ایجاد می کند. در این مقاله یک روش جدید برای کاهش مولفه ناخواسته مرجع در فرکانس ساز پیشنهاد شده است. سیستم کاهش مولفه ناخواسته مرجع بین تلمبه ی بار و فیلتر پایین گذر به منظور کاهش دامنه ریپل های متناوب روی ولتاژ کنترل، اسیلاتور کنترل شده ولتاژ (VCO) قرار گرفته است. توسط کاهش دادن دامنه ریپل های متناوب، مولفه ناخواسته مرجع تضعیف می شود. ساختار پیشنهادی نیاز برای کاهش پهنای باند و کاهش گین VCO برای سرکوب مولفه ناخواسته مرجع را حذف می کند. برای نشان دادن اثرات ساختار پیشنهادی یک مولد فرکانسی GHz ۲۲/۲- ۰۶/۲ و کلاک مرجع MHz۲۰ طراحی شده است و شبیه سازی post-layout با استفاده از فناوری۱۸۰ نانومتر CMOSانجام شده است. سطح مولفه ناخواسته مرجع در فاصله ۲۰ MHz مقدارش dBc۸۴/۸۵- و در فاصله ۲۰۰ KHz مقدار نویز فاز dBc/Hz۱۰۸- بدست آمده است و زمان قفل ساختار پیشنهادی حدود ۳ /۲ بدست آمده است.
کلیدواژه ها:
نویسندگان
سکینه جهانگیرزاده
گروه برق، موسسه آموزش عالی کارون، اهواز، ایران
عاطفه رحیمی فر
گروه برق، موسسه آموزش عالی کارون، اهواز، ایران
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
