مبدل آنالوگ به دیجیتال فولدینگ با درون یابی بدون ولتاژ بافر

سال انتشار: 1392
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,242

فایل این مقاله در 5 صفحه با فرمت PDF قابل دریافت می باشد

این مقاله در بخشهای موضوعی زیر دسته بندی شده است:

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

NCNIEE02_211

تاریخ نمایه سازی: 29 بهمن 1392

چکیده مقاله:

یک مبدل آنالوگ دیجیتال فولدینگ پایپ لاین درون یاب (PL-FAI-ADC) تک کاناله و 8 بیتی و 1 GS/s بدون ولتاژ بافرطراحی شده است. بلوک های T/H گروه بندی شده برای حذف بافر ولتاژ بین بلوک های T/H و آرایه پیش تقویت کننده ها در نظرگرفته شده اند. یک سوئیچ تمام دیجیتال T/H برای بی اثر کردن خازن bootstrapped ارائه شده است که می تواند در مساحت چیپ به صورت عالی صرفه جویی کند. یک سوئیچ دیود یگانه ارتقا یافته، با یک مسیر ریست اضافی، به عنوان سوئیچ نمونه گیری میان مرحله ای)سمپلینگ(، ارائه شده است. ADC استفاده شده با تکنولوژی 65nm CMOS به 57.8 Db SFDR , 47.5db SNDR برایفرکانس ورودی 487.3 Muz در نرخ is1GS می رسد.توان مصرفی با ولتاژ اعمال شده 75mW , 1.2V است

کلیدواژه ها:

SFDR محدوده دینامیک خیلی از اسپور . SNDR نسبت سیگنال به نویز. . ADC مبدل آنالوگ به دیجیتال .bootstrapped خود راه انداز

نویسندگان

مهدی مدبر

دانشگاه آزاد اسلامی واحد نجف آباد،

ابراهیم برزآبادی

دانشگاه آزاد اسلامی واحد نجف آباد،

مهدی دولتشاهی

دانشگاه آزاد اسلامی واحد نجف آباد،

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • Bit 1-GS/s subranging ADC in 55nm CMOS VLSI Circuits (VLSIC), ...
  • Circuits and _ _ [3] R. C. Taft, P. A. ...
  • Bit Fo lding-Interpo lating ADC in 0.13um CMOS. Analog Integr. ...
  • Cheg-Chung Hsul, C. C. H., Y. Lin, C. C. Lee, ...
  • Kiyoshi Makigawa, Koichi Ono, Takeshi Ohkawa, Kouji Matsuura and Masahiro ...
  • نمایش کامل مراجع