تحلیل همزمان پیری تصادفی ترانزیستورها و نوسان فرآیند در سیستمهای دیجیتال با توسعه مدل یادگیری ماشین برای سلولهای استاندارد

سال انتشار: 1404
نوع سند: مقاله ژورنالی
زبان: فارسی
مشاهده: 51

فایل این مقاله در 13 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

JR_JIAE-22-1_009

تاریخ نمایه سازی: 17 خرداد 1404

چکیده مقاله:

امروزه قابلیت اعتماد یکی از چالش های اساسی در طراحی مدارات نانومتری است. پیری ترانزیستورها و نوسان فرایند دو عامل مهم موثر بر قابلیت اعتماد هستند. باگذشت زمان ترانزیستورها پیر می شوند به این معنی که مشخصات ترانزیستورها و به طور ویژه ولتاژ آستانه آنها تغییر می کند که سبب افزایش تاخیر می گردد. این افزایش تاخیر در نهایت باعث تخطی از محدودیت های زمانی و نادرست بودن عملکرد مدار می گردد. پدیده های گوناگونی سبب پیری ترانزیستورها می شوند که ناپایداری حرارتی بایاس (BTI) یکی از مهم ترین آنها است. این پدیده در تکنولوژی های ساخت پیشرفته امروزی ماهیتی تصادفی از خود نشان می دهد و برای توصیف آن مدل های اتمی ارائه شده است. نوسان فرایند به تغییرات تصادفی مشخصات ترانزیستور و مدار با مقادیر مورد انتظار گفته می­شود که به سبب غیر ایده­آل بودن فرایند ساخت و غالبا تحت تاثیر فرایند لیتوگرافی ایجاد می­شوند. تحلیل هم زمان این پدیده ها به بهبود طراحی کمک زیادی می کند. امروزه که نقطه شروع طراحی سیستم های دیجیتال به سطوح بالاتر انتزاع رفته است، به منظور جستجوی موثر فضای طراحی نیازمند مدل های سریع و دقیق برای ارزیابی قابلیت اعتماد مدارها هستیم. در این مقاله با توسعه مدل های مبتنی بر یادگیری ماشین برای تحلیل هم زمان پیری و نوسان فرایند سلول های استاندارد، یک روش تحلیل بر پایه مونت کارلو پیشنهاد شده است. نتایج آزمایش نشان دهنده بهبود زمان تحلیل با میانگین ۴۹ درصد و ۷/۸۸ درصد نسبت به دو روش پیشرفته معرفی شده در مقالات است. این بهبود هم زمان با حفظ دقت تحلیل به دست آمده است. البته برای رسیدن به این بهبود زمان زیادی صرف آموزش مدل ها می شود که آن هم یک بار و به صورت آفلاین انجام می شود و تاثیری در زمان اجرا ندارد.   [i] Bias temperature instability

نویسندگان

محمد بذلی

Bijand Branch - Islamic Azad University

سیاوش اسحقی

Bijand Branch - Islamic Azad University

محمود شاهی

Bijand Branch - Islamic Azad University

مجید ناصح

Bijand Branch - Islamic Azad University

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • International Roadmap for Devices and Systems (IRDS™) ۲۰۲۲ Edition, ۲۰۲۲ ...
  • S. K. Kishore, T. R. Patnala, A. S. Tigadi, and ...
  • T. Grasser, Bias temperature instability for devices and circuits. Springer ...
  • J. F. Zhang, R. Gao, M. Duan, Z. Ji, W. ...
  • B. Kaczer et al., "Atomistic approach to variability of bias-temperature ...
  • S. Kiamehr et al., "The impact of process variation and ...
  • S. Es' haghi and M. Eshghi, "Aging-aware scheduling and binding ...
  • A. Sheikholeslami, "Process variation and pelgrom's law [Circuit intuitions]", IEEE ...
  • Y. Lu, L. Shang, H. Zhou, H. Zhu, F. Yang, ...
  • S. Es' haghi and M. Eshghi, "Lifetime-aware scheduling in high ...
  • S. Mahapatra and N. Parihar, "A review of NBTI mechanisms ...
  • Y. Xue et al., "On the understanding of pMOS NBTI ...
  • S. Mahapatra and N. Parihar, "Modeling of NBTI using BAT ...
  • N. Ghobadi and A. Afzali-Kusha, "Investigation and Modeling of Negative ...
  • W. Wang, S. Yang, S. Bhardwaj, S. Vrudhula, F. Liu, ...
  • M. Mohammadi, "A High-Speed Dual-Bit Parallel Adder based on Carbon ...
  • Synopsys | EDA Tools, Semiconductor IP and Application Security solutions. ...
  • M. Gholami, P. Valipour, and H. Alamdar, "One-bit Full Adder ...
  • R. Wang, Z. Zhang, Z. Sun, Z. Guo, Y. Lin, ...
  • D. Lorenz, "Aging analysis of digital integrated circuits", Universitätsbibliothek der ...
  • L. C. Acharya et al., "Switching Activity Factor-Based ECSM Characterization ...
  • L. Wu et al., "Glacier: A hot carrier gate level ...
  • J. Chen, S. Wang, N. Bidokhti, and M. Tehranipoor, "A ...
  • D. Lorenz, M. Barke, and U. Schlichtmann, "Efficiently analyzing the ...
  • X. Xhafa, A. D. Güngördü, D. Erol, Y. Yavuz, and ...
  • M. Raji and B. Ghavami, "Lifetime Reliability Optimization Algorithms of ...
  • V. V. Camargo, B. Kaczer, G. Wirth, T. Grasser, and ...
  • P. R. Genssler, H. E. Barkam, K. Pandaram, M. Imani, ...
  • A. Bu and J. Li, "A learning-based framework for circuit ...
  • L. Alrahis, J. Knechtel, F. Klemme, H. Amrouch, and O. ...
  • T. Mohamed, V. M. van Santen, L. Alrahis, O. Sinanoglu, ...
  • P. J. Kumar and M. Mini, "Machine learning based workload ...
  • H. Xu et al., "Novel Critical Gate-Based Circuit Path-Level NBTI-Aware ...
  • K. Singh and S. Kalra, "A Machine Learning Based Reliability ...
  • Z. Tang et al., "Semi-Supervised Transfer Learning Framework for Aging-Aware ...
  • M. T. H. Anik, H. I. Reefat, J.-L. Danger, S. ...
  • L. Lu, J. Chen, M. Ulbricht, and M. Krstic, "Machine ...
  • D. D. Gajski, N. D. Dutt, A. C. Wu, and ...
  • Y.-G. Chen, C. Lin, and Y.-C. Wei, "A novel NBTI-aware ...
  • J. Brown et al., "A Pragmatic Model to Predict Future ...
  • S. Tan, M. Tahoori, T. Kim, S. Wang, Z. Sun, ...
  • J. Franco et al., "Impact of single charged gate oxide ...
  • H. Kukner et al., "NBTI aging on ۳۲-bit adders in ...
  • J. Hu, C. Yan, C. Guo, R. Jiang, D. Zhou, ...
  • Z. Zhang et al., "Aging-aware gate-level modeling for circuit reliability ...
  • A Machine Learning-based Model for predicting Stochastic BTI Effects [مقاله ژورنالی]
  • H. Qin and Y. Ye, "Algorithms of the Möbius function ...
  • "Open-Cell Library", www.si۲.org. https://si۲.org/open-cell-library/[۵۲] "sklearn.ensemble.RandomForestRegressor", scikit-learn.http://scikit-learn.org/stable/modules/generated/ sklearn.ensemble.RandomForestRegressor.html[۵۳] "Design Compiler", Synopsys ...
  • "Gold Standard in Static Timing Analysis - PrimeTime", Synopsys | ...
  • International Roadmap for Devices and Systems (IRDS™) ۲۰۲۲ Edition, ۲۰۲۲ ...
  • S. K. Kishore, T. R. Patnala, A. S. Tigadi, and ...
  • T. Grasser, Bias temperature instability for devices and circuits. Springer ...
  • J. F. Zhang, R. Gao, M. Duan, Z. Ji, W. ...
  • B. Kaczer et al., "Atomistic approach to variability of bias-temperature ...
  • S. Kiamehr et al., "The impact of process variation and ...
  • S. Es' haghi and M. Eshghi, "Aging-aware scheduling and binding ...
  • A. Sheikholeslami, "Process variation and pelgrom's law [Circuit intuitions]", IEEE ...
  • Y. Lu, L. Shang, H. Zhou, H. Zhu, F. Yang, ...
  • S. Es' haghi and M. Eshghi, "Lifetime-aware scheduling in high ...
  • S. Mahapatra and N. Parihar, "A review of NBTI mechanisms ...
  • Y. Xue et al., "On the understanding of pMOS NBTI ...
  • S. Mahapatra and N. Parihar, "Modeling of NBTI using BAT ...
  • N. Ghobadi and A. Afzali-Kusha, "Investigation and Modeling of Negative ...
  • W. Wang, S. Yang, S. Bhardwaj, S. Vrudhula, F. Liu, ...
  • M. Mohammadi, "A High-Speed Dual-Bit Parallel Adder based on Carbon ...
  • Synopsys | EDA Tools, Semiconductor IP and Application Security solutions. ...
  • M. Gholami, P. Valipour, and H. Alamdar, "One-bit Full Adder ...
  • R. Wang, Z. Zhang, Z. Sun, Z. Guo, Y. Lin, ...
  • D. Lorenz, "Aging analysis of digital integrated circuits", Universitätsbibliothek der ...
  • L. C. Acharya et al., "Switching Activity Factor-Based ECSM Characterization ...
  • L. Wu et al., "Glacier: A hot carrier gate level ...
  • J. Chen, S. Wang, N. Bidokhti, and M. Tehranipoor, "A ...
  • D. Lorenz, M. Barke, and U. Schlichtmann, "Efficiently analyzing the ...
  • X. Xhafa, A. D. Güngördü, D. Erol, Y. Yavuz, and ...
  • M. Raji and B. Ghavami, "Lifetime Reliability Optimization Algorithms of ...
  • V. V. Camargo, B. Kaczer, G. Wirth, T. Grasser, and ...
  • P. R. Genssler, H. E. Barkam, K. Pandaram, M. Imani, ...
  • A. Bu and J. Li, "A learning-based framework for circuit ...
  • L. Alrahis, J. Knechtel, F. Klemme, H. Amrouch, and O. ...
  • T. Mohamed, V. M. van Santen, L. Alrahis, O. Sinanoglu, ...
  • P. J. Kumar and M. Mini, "Machine learning based workload ...
  • H. Xu et al., "Novel Critical Gate-Based Circuit Path-Level NBTI-Aware ...
  • K. Singh and S. Kalra, "A Machine Learning Based Reliability ...
  • Z. Tang et al., "Semi-Supervised Transfer Learning Framework for Aging-Aware ...
  • M. T. H. Anik, H. I. Reefat, J.-L. Danger, S. ...
  • L. Lu, J. Chen, M. Ulbricht, and M. Krstic, "Machine ...
  • D. D. Gajski, N. D. Dutt, A. C. Wu, and ...
  • Y.-G. Chen, C. Lin, and Y.-C. Wei, "A novel NBTI-aware ...
  • J. Brown et al., "A Pragmatic Model to Predict Future ...
  • S. Tan, M. Tahoori, T. Kim, S. Wang, Z. Sun, ...
  • J. Franco et al., "Impact of single charged gate oxide ...
  • H. Kukner et al., "NBTI aging on ۳۲-bit adders in ...
  • J. Hu, C. Yan, C. Guo, R. Jiang, D. Zhou, ...
  • Z. Zhang et al., "Aging-aware gate-level modeling for circuit reliability ...
  • A Machine Learning-based Model for predicting Stochastic BTI Effects [مقاله ژورنالی]
  • H. Qin and Y. Ye, "Algorithms of the Möbius function ...
  • "Open-Cell Library", www.si۲.org. https://si۲.org/open-cell-library/[۵۲] "sklearn.ensemble.RandomForestRegressor", scikit-learn.http://scikit-learn.org/stable/modules/generated/ sklearn.ensemble.RandomForestRegressor.html[۵۳] "Design Compiler", Synopsys ...
  • "Gold Standard in Static Timing Analysis - PrimeTime", Synopsys | ...
  • نمایش کامل مراجع