A New Design Technique for Low Power Subthreshold Logic Circuits with Enhanced Robustness Against Process Variations
محل انتشار: بیست و یکمین کنفرانس مهندسی برق ایران
سال انتشار: 1392
نوع سند: مقاله کنفرانسی
زبان: انگلیسی
مشاهده: 1,214
متن کامل این مقاله منتشر نشده است و فقط به صورت چکیده یا چکیده مبسوط در پایگاه موجود می باشد.
توضیح: معمولا کلیه مقالاتی که کمتر از ۵ صفحه باشند در پایگاه سیویلیکا اصل مقاله (فول تکست) محسوب نمی شوند و فقط کاربران عضو بدون کسر اعتبار می توانند فایل آنها را دریافت نمایند.
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEE21_415
تاریخ نمایه سازی: 27 مرداد 1392
چکیده مقاله:
Designing logic circuits in the subthreshold regime is one of the most effective ways to reduce the power consumption of digital circuits. In the subthreshold region, the current is anexponential function of the threshold voltage and the behavior of transistors is more susceptible to process variations. In thispaper, we present a new design technique that helps reduce the impact of process variations on the circuit. The proposedtechnique is implemented on the staticC2MOS flip-flop and theflip flop is used in a shift register. The circuit is simulated in the 90nm CMOS technology using a 0.2V supply voltage. Simulation results show that the robustness of the circuit is improved while the power consumption and the area are kept at minimum
نویسندگان