طراحی یک مدولاتور دلتا سیگمای متعامد میان گذر گسسته زمان با حذف عدم تطابق برای گیرنده های GSM/EDGE

در این مقاله یک مدولاتور دلتا سیگمای متعامد مرتبه دو میان گذر گسسته زمان برای گیرنده هایGSM/EDGE طراحی شده است. با کاهش OSR در مدولاتور طراحی شده، فرکانس کاری آن کمتر شده است. این کاهش فرکانس باعث شده تا در این مدولاتور از تقویت کننده های با پهنای باند کوچکتری استفاده نموده که در فرکانس پایین تر و با مصرف توان کمتری کار می کنند. جهت دستیابی به SNR مطلوب، از کوانتایزر سه بیتی استفاده شده است و به تبع آن در مسیرهای فیدبک این مدولاتور نیز DAC سه بیتی قرار داده شده است. عدم تطابق سلولهای آن یکی از مشکلات این مدولاتورها می باشد. یکی دیگر از مشکلات مدولاتورهای متعامد دارند مشکل عدم تطابق بین مسیرهای I و Qی آن است. برای تصحیح خطای عدم تطابق سلولهای DAC در هر مسیر و همچنین بین مسیرهای I و Q، بلوک DEM مختلط طراحی و پیاده سازی شده است. مدولاتور طراحی شده در تکنولوژی CMOS-۱۸۰nm پیاده سازی شده است. نرخ سیگنال به نویز طیف خروجی این مدولاتور، با نرخ فرانمونه برداری ۵۰ و مصرف توان ۵.۵۸mw برابر ۸۶dB بدست آمده است.

کلیدواژه ها:

مدولاتور دلتا سیگمای متعامد ، گسسته زمان ، حذف عدم تطابق ، گیرنده های GSM/EDGE