ارزیابی اثرحرارت،اغتشاش و نویز در تمام جمع کننده های مبتنی بر روشGDI

سال انتشار: 1402
نوع سند: مقاله ژورنالی
زبان: فارسی
مشاهده: 108

فایل این مقاله در 21 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

JR_JCEJ-13-50_004

تاریخ نمایه سازی: 17 مهر 1402

چکیده مقاله:

در این مقاله، توجه خود را به تمام جمع کننده های مبتنی بر روش GDI محدود می کنیم، مدارهایی که معمولا در مدارهای پرسرعت استفاده می شوند و بیشتر در معرض نویز هستند. تاکنون بررسی جامعی در مورد مصونیت در برابر نویز و تغییر دمای محیط تمام جمع کننده های مبتنی بر روش GDI ارائه نشده و اکثر مقالات طرح پیشنهادی خود را با سایر تمام جمع کننده ها مقایسه کرده اند که عمدتا مبتنی بر روش GDI نیستند. این سلول های تمام جمع کننده با شبیه سازی های مختلفی از قبیل تغییر ولتاژ تغذیه، تغییر بار خازنی، تغییر دمای محیط و تغییرات ناشی از فرآیند، ولتاژ تغذیه و دما (PVT) در فناوری ۴۵ نانومتر CMOS مورد ارزیابی قرار گرفتند. منحنی مصونیت در برابر نویز (NIC) برای سلول های تمام جمع کننده استخراج شد تا سلول های تمام جمع کننده با عملکرد بهتر مشخص شوند. بهره نویز واحد (UNG) نیز برای ارزیابی نویز بررسی شد. در نهایت مقایسه ای جامع از لحاظ تاخیر انتشار، توان مصرفی، حاصل ضرب توان-تاخیر (PDP)، سوئینگ، حساسیت در برابر تغییرات فرآیند و نویز برای تمام جمع کننده های مبتنی بر روش GDI انجام شد. نتایج به دست آمده می تواند در تصمیم گیری طراحان مدار مجتمع برای انتخاب ساختار مناسب تمام جمع کننده مبتنی بر روش GDI مفید واقع شود.

کلیدواژه ها:

تمام جمع کننده ، روش GDI ، منحنی مصونیت در برابر نویز (NIC) ، حاصلضرب توان-تاخیر(PDP) ، بهره نویز واحد (UNG)

نویسندگان

هاشم عرفاوی

دانشجوی کارشناسی ارشد، گروه مهندسی برق، واحد بوشهر، دانشگاه آزاد اسلامی، بوشهر، ایران

سید محمد علی ریاضی

گروه مهندسی برق، واحد بوشهر، دانشگاه آزاد اسلامی، بوشهر، ایران

روزبه حمزه ئیان

گروه مهندسی برق، واحد بوشهر، دانشگاه آزاد اسلامی، بوشهر، ایران

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • M. Sayyaf, A. Ghasemi, R. Hamzehyan, “Design of Low Power ...
  • T. Rashedzadeh, S. M. A. Riyazi, N. Cheraghi Shirazi, “Analysis ...
  • A. Baghi Rahin and V. Baghi Rahin, “Ultra low voltage ...
  • K. L. Shepard, “Design methodologies for noise in digital integrated ...
  • N. Eshraghian, and K. Weste, Principles of CMOS VLSI Design. ...
  • A. Baghi Rahin and V. Baghi Rahin, “A New ۲-input ...
  • A. B. Rahin, A. Kadivarian and V. B. Rahin, “Design ...
  • A. Baghi Rahin and V. Baghi Rahin, “FinFET-based Full Adder ...
  • A. Baghi Rahin, A. Kadivarian and V. Baghi Rahin, “CNTFET-based ...
  • A. Baghi Rahin, A. Kadivarian, S. Naseri Akbar and V. ...
  • L. Abdelaziz, B. Khaled and G. Mustapha, “Design, Analysis and ...
  • A. Sadeghi, R. Ghasemi, H. Ghasemian and N. Shiri, "High ...
  • P. -M. Lee, C. -H. Hsu and Y. -H. Hung, ...
  • G. Park and Y. Kim, "Low Power Gate Diffusion Input ...
  • I. Hassoune, D. Flandre, I. O'Connor and J. -D. Legat, ...
  • A. Morgenshtein, A. Fish and I. A. Wagner, “Gate-diffusion input ...
  • R. Uma and P. Dhavachelvan, “Modified Gate Diffusion Input Technique: ...
  • V. Foroutan, M.R. Taheri, K. Navi and A. Azizi Mazreah, ...
  • M. Shoba and R. Nakkeeran, “GDI based full adders for ...
  • J. M. Rabey, A. Chandrakasan, and B. Nikolic, Digital Integrated ...
  • A. Morgenshtein, V. Yuzhaninov, A. Kovshilovsky and A. Fish, “Full-Swing ...
  • J. Shrivas, S. Akashe and N. Tiwari, “Design and performance ...
  • G. A. Katopis, “Delta-I noise specification for a high-performance computing ...
  • G. Balamurugan and N. R. Shanbhag, “The twin-transistor noise-tolerant dynamic ...
  • نمایش کامل مراجع