طراحی تقویت کننده عملیاتی گیت محور CMOS با ولتاژ بسیار پایین و با کارایی بالا

این مقاله توصیف و تجزیه و تحلیل طراحی و نتایج شبیه سازی مبتنی بر HSPICE منابع تغذیه با ولتاژ بسیار پایین (LVs) و مدار تقویت کننده عملیاتی (Op-Amp) مبتنی بر گیت CMOS (GD) را ارائه می کند. مدار LVs CMOS GD Op-Amp با استفاده از پارامترهای فناوری ۹۰ CMOS نانومتری و تکنیک کاسکود تا شده (FC) که در مرحله ورودی دیفرانسیل به کار گرفته شده ، طراحی شده است . نتایج شبیه سازی HSPICE نشان می دهد که بهره کلی ۱.۷۳ دسی بل ، پهنای باند بهره واحد MHz۹.۱۴، حاشیه فاز ۶۱، اتلاف توان کل mW۹۱.۰، نوسان ولتاژ خروجی از V۹۵.۰- تا V۱ است ، حالت مشترک نسبت dB۲.۸۴ است ، ولتاژ نویز ارجاعی معادل ورودی nv/√HZ۹۴.۵۰ در فرکانس MHZ۱ ، نرخ چرخش مثبت V/μS۳۷.۱۱ نرخ انحراف منفی V/μS۳۹.۱۱زمان نشست ns۱۳۷ است . نسبت منبع تغذیه مثبت dB۲.۷۴ ، و نسبت منبع تغذیه منفی dB۱.۸۰است . مقایسه نتایج شبیه سازی در ولتاژهای منبع تغذیه V۱± و V۸۱۴ ۰± مدار بسیار LV CMOS GD Op-Amp نشان می دهد که مدار با مشخصات عملکرد عالی عمل می کند و برای بسیاری از کاربردهای قابل توجهی که برای CMOS Op-Amp در LVs بسیار مناسب است .