Efficient Adder Cell Using GDI Structure
محل انتشار: فصلنامه ادوات مخابراتی، دوره: 7، شماره: 3
سال انتشار: 1397
نوع سند: مقاله ژورنالی
زبان: انگلیسی
مشاهده: 98
فایل این مقاله در 5 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
JR_TDMA-7-3_001
تاریخ نمایه سازی: 31 خرداد 1402
چکیده مقاله:
Adder block is one of the major block in circuit design. inserting efficient adder block will cause having more efficient final design. In this paper improved GDI based adder will be designed. Proposed GDI based adder is more efficient in delay, performance and PDP. at last an adder/subtractor circuit will be designed.
نویسندگان
Mansoureh Labafniya
Isfahan University
Mohammadreza Reshadinejhad
Faculty of Computer Engineering, University of Isfahan, Isfahan, Iran
Shahram Etemadi Broujeni
Faculty of Computer Engineering, University of Isfahan, Isfahan, Iran
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :