Extended-p(+) Stepped Dual Gate (ESDG) LDMOS
محل انتشار: چهارمین کنفرانس مهندسی برق و الکترونیک ایران
سال انتشار: 1391
نوع سند: مقاله کنفرانسی
زبان: انگلیسی
مشاهده: 1,606
فایل این مقاله در 5 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEEE04_332
تاریخ نمایه سازی: 6 مهر 1391
چکیده مقاله:
we propose a new ESDG thin film SOI LDMOS with an extended-p+ region beneath the source. The first gate is formed over the channel and the second gate is formed over the drift region of the LDMOS. The stepped dual gate structure enhances RESURF in the drift region, and increases breakdown voltage. Based on two-dimensional simulation results, we show that as compared with the conventional LDMOS, the ESDG LDMOS exhibits approximately 138% improvement in breakdown voltage, 68% improvement in on-resistance for gate-source voltage VGS=6V, 26% improvement in peak transconductance and 191% improvement in gate voltage range without any reduction in cut-off frequency.
نویسندگان
Masoud kazemy
Device and Simulation Laboratory, Department of Electrical and Computer Engineering, University of Tehran, Tehran, Iran,
Morteza Fathipour
Device and Simulation Laboratory, Department of Electrical and Computer Engineering, University of Tehran, Tehran, Iran,
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :