تقسیم گر فرکانس دینامیک CMOS ۱۴/۱ با سرعت بالا و شبیه سازی آن در نرم افزارMATLAB

سال انتشار: 1401
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 205

فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

DMECONF08_003

تاریخ نمایه سازی: 31 فروردین 1402

چکیده مقاله:

مقسم فرکانسی، به عنوان یک شمارنده باینری و همچنین برای کاهش فرکانس سیگنال ورودی کلاک، مورد استفاده قرار میگیرد؛ یک مقسم فرکانسی ایجاد میشود که مقدار فرکانس را بر دو تقسیم کند؛ کاربرد این مدار میتواند در تشکیل یک شمارنده موجی باشد؛ بهبود سرعت در مدارهای مجتمع CMOS دیجیتال با مقیاس گذاری به طول کانالهای کوتاه تر و طراحی مدارهای بهبود یافته، حاصل میشود. تقسیم کننده پویا در مقایسه با تقسیم گر استاتیک، عملکرد بهتری را در فرکانسهای بالا از خود نشان میدهد. در این مقاله، یک مدار مقسم فرکانس با فلیپ فلاپ JK شبیه سازی شده است.

نویسندگان

علیرضا محمودی فرد

مدرس گروه برق، دانشگاه ابرار، تهران، ایران

مهدیه رضازاده

دانشجوی کارشناسی مهندسی برق دانشگاه ابرار، تهران، ایران