طراحی یک مدار نمونه بردار و نگهدار CMOS با خطای نگهداری کوچک و توان مصرفی پایین

در این مقاله به معرفی یک مدار نمونه بردار و نگهدار با ساختار تمام تفاضلی با خطای نگهداری کم و توان مصرفی پایین با استفاده از تکنولوژی ۰.۱۸µm CMOS می پردازیم . ویژگی مهم ادوات CMOS، مصونیت نویز بالا و توان مصرفی استاتیک پایین می باشد. این طراحی تحت ولتاژ تغذیه ± ۰.۷۵V ، فرکانس نمونه برداری ۲۰۰MHz و فرکانس ورودی ۵۰MHz صورت گرفته است . نتایج بدست آمده، توان مصرفی ۳۵۷µW و خطای نگهداری کوچک تر از ۰.۳mV می باشد که توان به میزان ۱/۱۳ یا ۹۳ درصد نسبت به مرجع ]۳[ کاهش یافته و خطای نگهداری از ۰.۸mV به ۰.۳mv کوچک شده است .

کلیدواژه ها:

تقویت کننده تفاضلی ، سوئیچ های بوتاسترپ CMOS ، نمونه بردار و نگهدار