Design of a ۱۶-by-۱۶-bit Unsigned Serial-parallel Multiplier using Retime Technique
محل انتشار: مجله مهندسی برق مجلسی، دوره: 14، شماره: 1
سال انتشار: 1399
نوع سند: مقاله ژورنالی
زبان: انگلیسی
مشاهده: 195
فایل این مقاله در 10 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
JR_MJEE-14-1_006
تاریخ نمایه سازی: 25 بهمن 1401
چکیده مقاله:
In this paper, the structure of a ۱۶-by-۱۶ unsigned hybrid (serial-parallel) multiplier has been proposed. Parallel multipliers, in comparison with serial multipliers, have higher speed and higher power consumption. In hybrid structures, to reduce power and increase speed, both serial and parallel techniques are used. The proposed structure improves propagation delay and reduces power consumption using pipeline and retime techniques. Simulation results show that it has ۵.۷ ns propagation delay and ۲.۶۵ mW power consumption. The figure of merit for energy consumption is ۱۵.۲ PJ. The proposed multiplier has been designed using ۰.۱۸ μm TSMC process at ۱.۸ V supply and simulated using Cadence tools. The layout of the multiplier occupies ۵۲۴۱۴ μm۲.
کلیدواژه ها:
نویسندگان
Amirhossein Vafi
Department of Electrical and Computer Engineering, University of Tabriz, Tabriz, Iran.
Ziaddin Kozehkanani
Department of Electrical and Computer Engineering, University of Tabriz, Tabriz, Iran.
Jafar Sobhi
Department of Electrical and Computer Engineering, University of Tabriz, Tabriz, Iran.
Mousa Yousefi
Department of Engineering, Azarbaijan Shahid Madani University, Tabriz, Iran.
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :