یک جمع کننده دو بیتی موازی با سرعت بالا مبتنی بر تکنولوژی ترانزیستورهای نانو لوله کربنی جهت استفاده در واحدهای محاسباتی

سال انتشار: 1401
نوع سند: مقاله ژورنالی
زبان: فارسی
مشاهده: 209

فایل این مقاله در 12 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

JR_JIAE-20-1_013

تاریخ نمایه سازی: 15 دی 1401

چکیده مقاله:

در این مقاله یک جمع کننده دو بیتی موازی براساس تابع اقلیت و با استفاده از تکنولوژی ترانزیستورهای نانو لوله کربنی پیشنهاد شده است. ترانزیستورهای نانو لوله کربنی‎(CNFET)‎ ویژگی های قابل توجهی دارند؛ امکان داشتن چند سطح ولتاژ آستانه از مزایای ترانزیستورهای نانو لوله کربنی است که منجر به استفاده گسترده از آنها در طراحی مدارهای دیجیتال شده است. هدف اصلی از طراحی مدار جمع کننده دو بیتی پیشنهادی کاهش تاخیر مسیر داده در مدارهای جمع کننده است. طرح پیشنهادی تاثیر مثبتی بر روی پارامترهای سرعت و توان مصرفی  از طریق کوتاه کردن مسیر داده دارد‎.‎ به منظور ارزیابی طرح پیشنهادی شبیه سازی های متنوعی با استفاده از نرم افزار Synopsys HSPICE و با تکنولوژی ‎۳۲nm CNFET‎ و ‎۳۲nm CMOS انجام شده است. مدار جمع کننده دو بیتی پیشنهادی با پنج مدار جمع کننده دو بیتی دیگر که با استفاده از‎ ‎پنج سلول تمام جمع کننده مختلف پیاده سازی شده اند، در پارامترهای توان مصرفی، سرعت و حاصاضرب تاخیر در توان (Power Delay ‎Product (PDP)‎) مقایسه شده است. جهت بررسی کارایی طرح های مختلف در مدارهای بزرگتر، مدارهای جمع کننده ۴ بیتی و ۸ بیتی شبیه سازی شده است. بر اساس نتایج به دست آمده طرح پیشنهادی به دلیل کوتاه کردن مسیر داده سریعتر از سایر طرح ها است. نتایج شبیه سازی کارایی بالاتر طرح پیشنهادی را با احترام به سایر طرح ها تائید می کند.

کلیدواژه ها:

Dual Bit Parallel Adder ، CNFET ، Data path delay ، Arithmetic circuits ، جمع کننده دو بیتی موازی ، ترانزیستورهای نانو لوله کربنی ، تاخیر مسیر داده ، مدارهای حسابی

نویسندگان

مختار محمدی قناتغستانی

Department of Computer Engineering, Bam branch, Islamic Azad University, Bam

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • J. Uyemura, CMOS logic circuit design, ISBN ۰-۷۹۲۳-۸۴۵۲-۰, Kluwer Academic ...
  • J. K. Saini, A. Srinivasulu, K. Renu, “Real-time Error Detectable ...
  • M. Mohammadi Ghanatghestani, B. Ghavami, and H. Pedram, “A Ternary ...
  • J. Kumar Saini, A. Srinivasulu, R. Kumawat, “Fast and energy ...
  • I. Hussain, S. Chaudhury, “Fast and High-Performing ۱-Bit Full Adder ...
  • J. K. Saini, A. Srinivasulu, K. Renu, “Real-time Error Detectable ...
  • M. Mohammadi Ghanatghestani, B. Ghavami, and H. Pedram, “A Ternary ...
  • J. Kumar Saini, A. Srinivasulu, R. Kumawat, “Fast and energy ...
  • I. Hussain, S. Chaudhury, “Fast and High-Performing ۱-Bit Full Adder ...
  • نمایش کامل مراجع