استفاده از خازن منفی برای افزایش فرکانس در اسیلاتورهای حلقوی با بار مقاومتی

سال انتشار: 1391
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 2,335

فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ICEE20_198

تاریخ نمایه سازی: 14 مرداد 1391

چکیده مقاله:

این مقاله برای افزایش فرکانس نوسان در اسیلاتورهای حلقوی روشی را پیشنهاد می کند که مبنای انتخاب آن از روابطی نشأت میگیرد –که برای تعیین فرکانس نوسان این نوع از اسیلاتورها استفاده می شود، بطوریکه طبق روابط بدست آمده برای محاسبه فرکانس نوسان دراسیلاتورهای حلقوی، همواره با کاهش خازن های گره خروجی، فرکانس نوسان افزایش خواهد یافت. لذا در روش پیشنهادی، با استفاده از سلول های ایجاد کننده خازن منفی حتّی زمانی که خازن گره خروجی فقط ناشی از خازنهای پیوندی ترانزیستورها باشد، می توان فرکانس را افزایش داد. کارایی این روش با شبیه سازی یک اسیلاتور حلقوی 3 طبقه بررسی شده که طبقات بهره در آن، تقویت کننده های سورس مشترکی اند که از ترانزیستورهایTSMC CMOS 0.18 um و مقاومت اهمی متصل به درین شکل گرفته اند. شبیه سازی این اسیلاتور حلقوی نوعی، افزایش 9 برابری فرکانس نوسان را نشان داده است. این نتیجه حتّی بهتر از حالتی است که از خازن منفی ایده آل در گره های خروجی اسیلاتور شبیه سازی شده در این مقاله استفاده شده است.

نویسندگان

محمد فلاح

دانشگاه صنعتی نوشیروانی بابل

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • B. Razavi "RF transmitter architectures and circuits", Proc. IEEE Custom ...
  • Zuow-Zun Chen; Tai-Cheng Lee, "The Study of a Dual-Mode Ring ...
  • M. Gholami, Gh. Ardeshir and H. Ghonoodi, "A novel architecture ...
  • multipliers", IEICE Electro, Express, Vol. 8, No. I1, pp.859-865, (2011). ...
  • Guansheng Li, E. Afshari, "A L _ -Phase-Noise Multi-Phase Oscillator ...
  • Hai Qi Liu; Wang Ling Goh; Siek, L.; Wei Meng ...
  • Scale Integration (VLSI) Systems, IEEE Transactions on Circuits and Systems, ...
  • T.Weigandt, _ :Low -phase-noise, low-timing-j itter design techniques for delay ...
  • M. Alioto and G Palumbo, "Oscillation frequency in CML and ...
  • _ _ _ _ Solid-State Circuits, vol.39, no.12 pp. 2311 ...
  • Ghadiri, A.; Moez, K.; , _ Gain-Enhanced Distributed Amplifier Using ...