بهینه سازی سنتز مدارهای حسابی بر روی معماریهای قابل بازپیکربندی درشت دانه

سال انتشار: 1401
نوع سند: مقاله ژورنالی
زبان: فارسی
مشاهده: 144

فایل این مقاله در 15 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

JR_JME-20-69_001

تاریخ نمایه سازی: 12 مهر 1401

چکیده مقاله:

افزایش قابلیتهای مدارهای مجتمع و پیچیدگی برنامههای کاربردی، روشها و ابزارهای طراحی سختافزار را به سمت سطوح بالاتری از انتزاع سوق داده است. سنتز سطح بالا یکی از کلیدیترین گامها در افزایش سطح انتزاع است و هر چه توصیف اولیه در کاربرد مورد نظر چکیدهتر باشد، سنتز سطح بالا کارایی بیشتری خواهد داشت. کاربردهای حسابی از جمله کاربردهایی هستند که ورودی اولیه در آنها بسیار چکیده است. در سال های اخیر، تحﻘیﻘات گسترده ای در زمینه طراحی ساختارهای قابل بازپیکربندی حسابی صورت گرفته است. از آنجا که از یک سو استفاده موثر از این ساختارها وابسته به وجود الگوریتم ها و ابزارهای مناسب جهت پیادهسازی طراحی بر روی سختافزار بوده و از سوی دیگر، پژوهش در زمینه توسعه این دسته از الگوریتم ها بسیار اندک و محدود بوده است، در این مقاله روش هایی برای بهینه سازی سنتز خودکار مدارهای حسابی بر روی یک معماری قابل بازپیکربندی درشتدانه شامل بهینه سازی نگاشت، تاخیر و مساحت ارایه خواهد شد. بستر انتخاب شده برای اجرای الگوریتم پیشنهادی، معماری قابل بازپیکربندی درشت دانه DARA می باشد که برای حساب دهدهی بهینهسازی شده است. نتایج نشان می دهد که پیاده سازی برنامه محک TELCO بر روی این معماری با استفاده از روش های بهینه سازی پیشنهادی منجر به بهبود حدود ۳۰ درصدی در مساحت می گردد.

نویسندگان

سمانه امامی

استادیار گروه مهندسی کامپیوتر- دانشکده مهندسی برق و کامپیوتر دانشگاه سمنان

معصومه نجم

محقق- دانشگاه صنعتی امیرکبیر

مهدی صدیقی

استاد گروه معماری کامپیوتر- دانشکده مهندسی کامپیوتر دانشگاه امیرکبیر- تهران

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • M. Sedighi, F. Haddadi, S. Emami, and M. Saffarpour, “A ...
  • D. D. Gajski, and L. Ramachandran, “Introduction to High-Level Synthesis,” ...
  • P. Coussy, D. D. Gajski, M. Meredith, and A. Takach, ...
  • R. Nane, V. M. Sima, C. Pilato, J. Choi, B. ...
  • L. K. Wang, M. A. Erle, C. Tsen, E. M. ...
  • A. Nannarelli, “FPGA Based Acceleration of Decimal Operations,” International Conference ...
  • J. Cong, B. Liu, S. Neuendorffer, J. Noguera, K. Vissers, ...
  • M. A. Shami, “Dynamically Reconfigurable Resource Array,” Ph.D. Dissertation, KTH ...
  • Y. Kim, R. N. Mahapatra, and K. Choi, “Design Space ...
  • S. Emami, and M. Sedighi, “An Optimized Reconfigurable Architecture for ...
  • M. Vladutiu, “Functional Analysis and Synthesis of Binary and Decimal ...
  • I. D. Castellanos, “Analysis and Implementation of Decimal Arithmetic Hardware ...
  • J. P. Deschamps, G. J. A. Bioul, and G. D. ...
  • M. A. Gladshtein, “Algorithmic synthesis of a combinational adder of ...
  • R. Zimmermann, “Datapath Synthesis for Standard-Cell Design”, Proceedings of the ...
  • C. K. Cheng, “Design Space Exploration for Power-Efficient Mixed-Radix Ling ...
  • A. K. Verma, P. Brisk, and P. Ienne, “Challenges in ...
  • X. Liu, C. Yang, and Z. Guan, “Efficient arithmetic expression ...
  • K. E. Murray, J. Luu, M. J. P. Walker, C. ...
  • بهرام عزیزالله گنجی و صدیقه بابایی صداقت، "بهینه سازی ساختار ...
  • امین رضایی پناه، علی مبارکی و سعید بحرانی خادمی، "بهینه ...
  • مهدی یعقوبی و مرتضی زاهدی، "بهینه سازی در همروندی فرآیندهای ...
  • نمایش کامل مراجع