طراحی و پیاده سازی سخت افزاری بهینه کنترل کننده باز پیکربندی جزیی با حداقل منابع مصرفی در FPGA

یکی از چالش های جدی در پیاده سازی سخت افزاری بر روی تراشه های FPGA مبتنی بر روش باز پیکربندی جزیی، پیاده سازی بهینهکنترل کننده فرآیند است. به طوری که کمترین میزان مصرف منابع درون FPGA را به خود اختصاص دهد. در این مقاله روشی جهتطراحی و پیاده سازی سخت افزاری یک ماژول کنترل کننده بازپیکربندی جزیی با حداقل منابع مصرفی ارائه شده است. روش پیشنهادیتوانست منابع سخت افزاری را نسبت به روش AXI-HWICAP تا حدود ۵۰ % کاهش و نسبت به روش AC-ICAP تا ۷۵ % کاهش ونسبت به ZyCAP نیز ۶۰ % کاهش دهد. ضمن اینکه محدودیتی در استفاده از روش پیشنهادی در تراشه ها با معماری مختلف وجودندارد.

کلیدواژه ها:

پیاده سازی ، بازپیکربندی جزیی ، PicoBlaze ، Dynamic Partial Reconfiguration ،